


VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ
BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNOLOGIÍ

ÚSTAV RADIOELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF RADIO ELECTRONICS

SOFTWARE DEFINOVANÝ TRANSCEIVER PRO RADIOAMATÉRSKÝ PROVOZ

SOFTWARE DEFINED TRANSCEIVER FOR RADIO AMATEUR USE

DIPLOMOVÁ PRÁCE

MASTER'S THESIS

AUTOR PRÁCE

AUTHOR


Bc. ANTON PAUS

VEDOUCÍ PRÁCE

SUPERVISOR

Ing. PETR ŠRÁMEK

BRNO, 2012



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav radioelektroniky

Diplomová práce

magisterský navazující studijní obor
Elektronika a sdělovací technika

Student: Bc. Anton Paus
Ročník: 2

ID: 106698
Akademický rok: 2011/2012

NÁZEV TÉMATU:

Softwarově definovaný transceiver pro radioamatérský provoz

POKYNY PRO VYPRACOVÁNÍ:

Prostudujte hardwarové architektury softwarových rádií pro různá kmitočtová pásma. Zmapujte možnosti jejich implementace z hlediska použitelných A/D převodníků, D/A převodníků a digitálních prvků pro zpracování signálu. Zaměřte se také na analogové součásti - filtry, předzesilovač, koncový zesilovač. Transceiver by měl být schopen pracovat v pásmu krátkých vln.

Prostudujte teorii zpracování signálu v softwarovém přijímači a vysílači - metody návrhu a implementace digitálních součástí transceiveru jako jsou filtry, směšovače, syntezátory kmitočtu, modulátory atd. Navrhněte algoritmy pro příjem i vysílání v provozech AM, FM, LSB, USB a CW. Navržené algoritmy otestujte např. v Matlabu.

Navržené a otestované algoritmy implementujte do vhodného hardware. Digitální část doplňte o analogové součásti transceiveru - vstupní VF předzesilovač a atenuátor, koncový zesilovač, nízkofrekvenční rozhraní. Transceiver rozšiřte také o uživatelské rozhraní - displej a ovládací prvky.

DOPORUČENÁ LITERATURA:

[1] ŽALUD, V. Moderní radioelektronika, Praha: BEN – Technická literatura, 2004. 2. dotisk 1. vydání, 656 s. ISBN 80-86056-47-3

Termín zadání: 6.2.2012

Termín odevzdání: 18.5.2012

Vedoucí práce: Ing. Petr Šrámek

prof. Dr. Ing. Zbyněk Raida
Předseda oborové rady

ABSTRAKT

Táto práca sa zaoberá možnosťami využitia koncepcie softwarového rádia pre rádioamatérske účely v pásme KV a jej následnej implementácie do vhodne navrhnutého hardwaru. Cieľom je návrh transceiveru schopného pracovať v režimoch AM, FM, SSB, a CW. V rámci teoretického rozboru problematiky sú preskúmané používané architektúry softwarových rádií a ich jednotlivé bloky. Rozbor je zameraný hlavne na analógové časti reťazca, ako sú vstupný a koncový zosilňovač, filtre a prevodníky. Ďalej sú preskúmané algoritmy spracovania signálov pre prijímač aj vysielateľ v daných režimoch a zostavené ich počítačové modely. Navrhnuté algoritmy sú následne implementované do obvodu FPGA (Virtex-5) na dostupnej vývojovej doske.

KLÚČOVÉ SLOVÁ

softwarové rádio, krátke vlny, transceiver, A/D a D/A prevodníky, FPGA, analógové modulácie, AM, SSB, FM, CW, PLL, sekvenčný fázový detektor, kodek AC'97

ABSTRACT

This project deals with possibilities of using the software defined radio conception for radio amateur use in a short wave band and its subsequent implementation into properly designed hardware. The aim of this work is to design a transceiver that would be capable of working in AM, FM, SSB, and CW modes. Within a theoretical part of the project the architectures of software defined radios and their components are discussed. This part was focused mainly on analog parts of the chain, such as amplifiers, filters and converters. Signal processing algorithms for both receiver and transmitter working in desired modes are studied subsequently and their computer models are built. Designed algorithms are implemented into FPGA structure (Virtex -5).

KEYWORDS

Software defined radio, short waves, transceiver, ADC and DAC, FPGA, analog modulations, AM, SSB, FM, CW, PLL, sequential phase detector, AC'97 codec

PAUS, A. *Softwarově definovaný transceiver pro radioamatérský provoz*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky, 2012. 85 s. Vedoucí diplomové práce Ing. Petr Šrámek.

PREHLÁSENIE

Prehlasujem, že svoju diplomovú prácu na tému *Softwarovo definovaný transceiver pre rádioamatérske použitie* som vypracoval samostatne pod vedením vedúceho diplomovej práce a s použitím odbornej literatúry a ďalších informačných zdrojov, ktoré sú všetky citované v práci a uvedené v zozname literatúry na konci práce.

Ako autor uvedenej diplomovej práce ďalej prehlasujem, že v súvislosti s vytvorením tejto práce som neporušil autorské práva tretích osôb, najmä som nezasiahol nedovoleným spôsobom do cudzích autorských práv osobnostných a som si plne vedomí následkov porušenia ustanovení § 11 a nasledujúcich autorského zákona č. 121/2000 Sb., vrátane možných trestnoprávných dôsledkov vyplývajúcich z ustanovenia § 152 trestného zákona č. 140/1961 Sb.

V Brne dňa 18.5. 2012

.....
(podpis autora)

POĎAKOVANIE

Ďakujem vedúcemu diplomovej práce Ing. Petrovi Šrámkovi za účinnú metodickú, pedagogickú a odbornú pomoc a ďalšie cenné rady pri spracovaní mojej diplomovej práce.

V Brne dňa 18.5. 2012

.....
(podpis autora)

Výskum realizovaný v rámci tejto diplomovej práce bol finančne podporený projektom
CZ.1.07/2.3.00/20.0007 **Wireless Communication Teams**
operačného programu **Vzdělávání pro konkurenceschopnost**.



INVESTICE DO ROZVOJE VZDĚLÁVÁNÍ

Finančná podpora bola poskytnutá Európskym sociálnym fondom
a štátnym rozpočtom Českej republiky.

OBSAH

ZOZNAM OBRÁZKOV	iii
Úvod	1
1 Softwarové rádio	2
1.1 Architektúry softwarových rádií - prijímačov	2
1.1.1 Prijímač s priamou konverziou	2
1.1.2 Prijímač s medzifrekvenciou	3
1.1.3 Prijímač s číslicovým spracovaním na frekvencii vstupného signálu ..	4
1.2 Základné bloky softwarového rádia – prijímač	5
1.2.1 Vstupné obvody	5
1.2.2 A/D prevodníky	9
1.3 Blok digitálneho spracovania signálov	15
1.3.1 Digitálny signálový procesor – DSP	15
1.3.2 Programovateľné logické pole – FPGA	17
1.3.3 Zhrnutie	19
1.4 Základné bloky softwarového rádia – vysielateľ	21
1.4.1 D/A prevodníky	21
1.4.2 Koncový stupeň	23
2 Analógové modulácie a ich počítačové modely	25
2.1 Digitálna implementácia blokov modulátorov a demodulátorov	25
2.1.1 Zmiešavače	26
2.1.2 Číslicové filtre	26
2.2 Amplitúdové modulácie	27
2.2.1 Amplitúdová modulácia s nepotlačenou nosnou a dvomi postrannými pásmami - AM	27
2.2.2 Amplitúdová modulácia s potlačenou nosnou a dvomi postrannými pásmami – DSB (Double side band)	32
2.2.3 Amplitúdová modulácia s potlačenou nosnou a jedným postranným pásmom – SSB (Single side band)	36
2.3 Frekvenčná modulácia FM	45
2.4 CW modulácia	50
2.5 Metódy obnovenia nosnej vlny	52
2.5.1 Fázový záves PLL	52

2.5.2	Obnovenie nosnej vlny pomocou obvodu PLL	56
2.5.3	Demodulácia FM pomocou obvodu PLL	57
3	Realizácia transceiveru	58
3.1	Hardwarové vybavenie	58
3.1.1	Kodek AC'97	59
3.1.2	A/D a D/A prevodníky.....	61
3.2	Softwarové vybavenie.....	62
3.2.1	Prostredie System Generator	62
3.2.2	Prostredie ISE Project Navigator	64
3.3	Bloky vytvorené v prostredí System Generator.....	65
3.3.1	AM modulátor a demodulátor.....	65
3.3.2	SSB modulátor a demodulátor.....	66
3.3.3	FM modulátor a demodulátor	66
3.3.4	CW modulátor a demodulátor.....	70
3.3.5	Syntezátory	71
3.4	Bloky vytvorené v ISE Project Navigator	72
3.4.1	Hodinové signály	72
3.4.2	Nízkofrekvenčné rozhranie	73
3.4.3	Vysokofrekvenčné rozhranie	74
3.4.4	Riadenie spracovania signálu.....	75
3.4.5	Užívateľské rozhranie	76
3.5	Výsledná konfigurácia obvodu FPGA	78
3.5.1	Funkčný popis transceiveru	79
3.5.2	Ovládanie transceiveru	79
3.5.3	Parametre transceiveru.....	80
4	Záver	85
	Literatúra	86
	Zoznam skratiek a symbolov	87
	Zoznam príloh	90

ZOZNAM OBRÁZKOV

Obr. 1.1 : Prijímač s priamou konverziou [1].	3
Obr. 1.2 : Prijímač s medzifrekvenciou - číslicové spracovanie v základnom pásme [1].	4
Obr. 1.3 : Prijímač s medzifrekvenciou - číslicové spracovanie na medzifrekvencii [1].	4
Obr. 1.4 : Prijímač s číslicovým spracovaním vstupného signálu [1].	5
Obr. 1.5 : Určenie dynamického rozsahu, SFDR a IP3 [2].	6
Obr. 1.6 : Zapojenie zosilňovača MAR-8A [12].	7
Obr. 1.7 : Principiálne schéma systému AGC [1].	7
Obr. 1.8 : Blokové schéma zosilňovača AD8369 [9].	8
Obr. 1.9 : Zapojenie zosilňovača AD8368 ako VGA (vľavo) a ako AGC(vpravo) [10].	8
Obr. 1.10 : Vzorkovací zosilňovač, obvod S/H [5].	9
Obr. 1.11 : Paralelný komparačný A/D prevodník [5].	10
Obr. 1.12 : A/D prevodník s postupným prevodom [1].	10
Obr. 1.13 : Periodizácia spektra a vznik Nyquistových zón [4].	12
Obr. 1.14 : Podvzorkovanie signálu, správne určenie vzorkovacej frekvencie [4].	13
Obr. 1.15 : Blokové schéma A/D prevodníka ADS5500 [7].	13
Obr. 1.16 : Zapojenie vzorkovacích obvodov [7].	14
Obr. 1.17 : Harvardská architektúra [4].	15
Obr. 1.18 : Číselné formáty s pevnou desatinnou čiarkou [4].	16
Obr. 1.19 : Štruktúra pamäťovej bunky SRAM [4].	18
Obr. 1.20: Štruktúra FPGA [4].	18
Obr. 1.21 : Vnútorne prepojenie buniek v FPGA [4].	19
Obr. 1.22 : Štruktúra bunky [4].	20
Obr. 1.23 : D/A prevodník s prepínanými prúdovými zdrojmi [5].	21
Obr. 1.24 : Spektrum signálu na výstupe D/A prevodníka a frekv. charakteristika rekonštrukčného filtra [6].	22
Obr. 1.25 : Zapojenie výstupných analógových obvodov prevodníka DAC5687 [8].	23
Obr. 1.26 : Pripojenie záťaže cez transformátor [8].	23
Obr. 1.27 : Zapojenie zosilňovača ADL5530 [11].	24
Obr. 2.1 : Bloková schéma modulátora AM.	28
Obr. 2.2 : Časový priebeh nosnej, modulačného a modulovaného signálu.	28
Obr. 2.3 : Spektrum AM signálu.	29
Obr. 2.4: Časový priebeh audio signálu a signálu po AM modulácii.	29
Obr. 2.5 : Spektrum reálneho AM signálu (detail v okolí nosnej).	29

Obr. 2.6 : Bloková schéma AM demodulátora.	30
Obr. 2.7 : Časový priebeh AM signálu, demodulovaného signálu a pôvodného modulačného signálu.	31
Obr. 2.8 : Spektrum demodulovaného signálu.	31
Obr. 2.9 : Časový priebeh demodulovaného audio signálu.	31
Obr. 2.10: Spektrum demodulovaného signálu (vpravo) a spektrum pôvodného audio signálu (vľavo).	32
Obr. 2.11 : Bloková schéma DSB modulátora.....	32
Obr. 2.12 : Časový priebeh nosnej, modulačného signálu a DSB modulovaného signálu.	33
Obr. 2.13 : Spektrum DSB modulovaného signálu.	33
Obr. 2.14 : Časové priebehy modulačného audio signálu a DSB modulovaného signálu.	34
Obr. 2.15 : Spektrum DSB modulovaného signálu.	34
Obr. 2.16 : Bloková schéma demodulátora DSB.....	34
Obr. 2.17 : Časový priebeh DSB modulovaného signálu, demodulovaného signálu a pôvodného modulačného signálu.	35
Obr. 2.18: Spektrum demodulovaného signálu.	35
Obr. 2.19: Časový priebeh DSB modulovaného signálu a demodulovaného audio signálu.	36
Obr. 2.20: Spektrum demodulovaného audio signálu (vpravo) a spektrum pôvodného audio signálu (vľavo).	36
Obr. 2.21 : Bloková schéma SSB modulátora fázovou metódou.	37
Obr. 2.22 : Bloková schéma SSB modulátora Weaverovou metódou.....	38
Obr. 2.23 : Časový priebeh nosnej, harmonického modulačného signálu a USB modulovaného signálu.	38
Obr. 2.24 : Spektrum USB modulovaného signálu.	39
Obr. 2.25 : Časový priebeh modulačného audio signálu a USB modulovaného signálu.	39
Obr. 2.26 : Spektrum USB modulovaného signálu s reálnym modulačným signálom. .	39
Obr. 2.27 : Časový priebeh nosnej, harmonického modulačného signálu a LSB modulovaného signálu.	40
Obr. 2.28 : Spektrum LSB modulovaného signálu.	40
Obr. 2.29 : Časový priebeh audio modulačného signálu a LSB modulovaného signálu.	41
Obr. 2.30 : Spektrum LSB modulovaného signálu s reálnym modulačným signálom...	41
Obr. 2.31 : Bloková schéma demodulátora Weaverovou metódou.	42
Obr. 2.32 : Časový priebeh USB modulovaného signálu a demodulovaného signálu. ..	42
Obr. 2.33 : Spektrum demodulovaného signálu.	43

Obr. 2.34 : Časový priebeh USB modulovaného signálu a demodulovaného audio signálu.	43
Obr. 2.35 : Spektrum demodulovaného audio signálu.....	43
Obr. 2.36 : Časový priebeh LSB modulovaného signálu a demodulovaného signálu....	44
Obr. 2.37 : Spektrum demodulovaného signálu.	44
Obr. 2.38 : Časový priebeh LSB modulovaného signálu a demodulovaného audio signálu.	44
Obr. 2.39 : Spektrum demodulovaného audio signálu.....	45
Obr. 2.40 : Bloková schéma DDS [1].	46
Obr. 2.41 : Bloková schéma FM modulátora.....	47
Obr. 2.42 : Časový priebeh FM modulovaného signál a jeho harmonického modulačného signálu.	47
Obr. 2.43 : Spektrum FM signálu s harm. modulačným signálom.	48
Obr. 2.44 : Časový priebeh FM modulovaného signálu a jeho modulačného audio signálu.	48
Obr. 2.45 : Spektrum FM signálu s reálnym modulačným audio signálom.	48
Obr. 2.46 : Bloková schéma FM demodulátora.....	49
Obr. 2.47 : Časový priebeh demodulovaného signálu a pôvodného harm. modulačného signálu.	49
Obr. 2.48 : Časový priebeh demodulovaného a pôvodného audio signálu.....	50
Obr. 2.49 : Bloková schéma modulátora CW.....	50
Obr. 2.50 : Bloková schéma CW demodulátora.	51
Obr. 2.51 : Časový priebeh modulačného (hore), CW modulovaného (v strede) a demodulovaného signálu (dole).	51
Obr. 2.52 : Bloková schéma systému fázového závesu PLL.....	52
Obr. 2.53 : Bloková schéma sekvenčného fázového detektora.	53
Obr. 2.54 : Bloková schéma počítačového modelu systému PLL.	54
Obr. 2.55 : Časové priebehy referenčného signálu (hore) a signálu oscilátora (dole) na začiatku simulácie (vľavo) a po zachytení slučky (vpravo).....	55
Obr. 2.56 : Časový priebeh rozdielu medzi referenčným signálom a signálom oscilátora.	55
Obr. 2.57 : Časový priebeh výstupu čítača fázového detektora (hore) a riadiaceho signálu oscilátora (dole).	56
Obr. 2.58 : Obnovenie nosnej vlny z DSB modulovaného signálu a jej úprava pre fázový detektor.....	57
Obr. 2.59 : Časový priebeh výstupu čítača fázového detektora (hore) a po filtrácii (dole).	57
Obr. 3.1: Vývojový kit Genesys Board od firmy Digilent [15].	58
Obr. 3.2: Odporúčané pripojenie hodinového signálu (hore) a analógových vstupov	

(dole) A/D prevodníka AD6645 [17].....	61
Obr. 3.3: Odporúčané zapojenie analógového výstupu D/A prevodníka AD9764 [18].	62
Obr. 3.4: Schéma AM modulátoru.....	65
Obr. 3.5 : Schéma AM demodulátoru so systémom PLL.	67
Obr. 3.6 : Schéma SSB modulátoru s nastaviteľným postranným pásmom.	68
Obr. 3.7 : Schéma demodulátoru SSB.	69
Obr. 3.8 : Schéma FM modulátoru.	70
Obr. 3.9 : Schéma FM demodulátoru so systémom PLL.....	70
Obr. 3.10 : Schéma CW demodulátoru.	71
Obr. 3.11 : Schéma hlavného oscilátora (DDS).....	71
Obr. 3.12 : Syntezátor pre generovanie testovacieho signálu.	72
Obr. 3.13: Schematické zapojenie blokov pre komunikáciu s kodekom AC'97.....	73
Obr. 3.14: Časovanie signálov v D/A prevodníku AD9764 [18].	75
Obr. 3.15: Časovanie signálov v A/D prevodníku AD6645 [17].	75
Obr. 3.16 : Demultiplexer pre výber ladiaceho signálu pre hlavný oscilátor.	76
Obr. 3.17 : Multiplexery a demultiplexery pre smerovanie signálov.	77
Obr. 3.18: Bloková schéma užívateľského rozhrania s tlačidlami a LCD displejom.	77
Obr. 3.19 : Transceiver a jeho časti.	79
Obr. 3.20 : Spektrum AM signálu pre hĺbku modulácie 25 %, 50 % a 75 % (hore), spektrum FM signálu pre frekvenčný zdvih 20 kHz, 50 kHz a 100 kHz (dole).	81
Obr. 3.21: Časový priebeh AM signálu pre hĺbku modulácie 25 %, 50 % a 75 %.	82
Obr. 3.22 : Nábeh CW signálu zo stavu OFF do stavu ON.....	82
Obr. 3.23 : Spektrum SSB signálu: vľavo LSB, vpravo USB.	82
Obr. 3.24: Spektrum demodulovaného AM (vľavo), FM (v strede) a CW (vpravo) signálu.	83
Obr. 3.25: Porovnanie výstupu LSB demodulátoru pri príjme LSB (vľavo) a USB (vpravo) signálu.	83
Obr. 3.26: Porovnanie výstupu USB demodulátoru pri príjme USB (vľavo) a LSB (vpravo) signálu.	84

ÚVOD

Digitálne spracovanie signálov si postupne nachádza miesto aj v aplikáciách, ktoré boli pre vývojárov pred desaťročím len snom. Jednou z takých oblastí je aj rádiotechnika. Zásadným obmedzením bola spočiatku nedostatočná rýchlosť A/D prevodníkov a výpočtový výkon digitálnych obvodov. Postupom času sa však možnosti použitia softwarovej koncepcie prijímačov alebo vysielačov posúvajú na čoraz vyššie kmitočty. Výhody, ktoré z toho vyplývajú, urobili zo softwarového rádia perspektívny systém. V budúcnosti sa jeho využitie predpokladá v skutočne masovom meradle. Ako príklad je možné spomenúť digitálne riešenie mobilných staníc globálnych telekomunikačných systémov, ktorých vývoj prebieha už v súčasnosti. Okrem komerčne využiteľných aplikácií však softwarové rádio určite nájde svoje uplatnenie aj v oblasti, akou je rádioamatérske vysielanie. Predovšetkým pásmo krátkych vln (KV) je už v súčasnosti „v dosahu“ parametrov jednotlivých obvodov potrebných na realizáciu takéhoto softwarovo definovaného transceiveru.

Táto práca sa zaoberá možnosťami jeho návrhu a následne aj jeho návrhom a realizáciou. Transceiver by mal byť schopný pracovať v režimoch AM, FM, SSB a CW. Úvodná časť je zameraná na teoretické pozadie problematiky, a to softwarového rádia vo všeobecnosti ako aj jeho jednotlivých súčastí. Dôraz je kladený hlavne na obvody tzv. „RF front-end“, teda časti transceiveru od antény až po A/D resp. D/A prevod, a tiež na možnosti výberu realizácie bloku digitálneho spracovania signálov. Okrem všeobecných charakteristík sú v tejto časti uvedené tiež popisy a vlastnosti konkrétnych obvodov, ktoré sú vhodné na použitie v danej aplikácii.

Druhá časť práce sa zaoberá teóriou spracovania signálov. Preskúvané sú požadované režimy (modulácie) a ku každému je zostavený počítačový model pre overenie algoritmu. Ďalej sú preskúvané možnosti obnovenia nosnej, hlavne systém PLL, ktorý je tiež modelovaný. Výstupy z počítačových modelov sú základom pre nasledujúcu implementáciu vo zvolenom hardware (FPGA).

Záverečná časť skúma možnosti praktickej implementácie softwarového rádia do obvodu FPGA na vybranej vývojovej doske. Dôraz je kladený hlavne na vytváranie softwarového popisu transceiveru. Na základe možností, ktoré doska poskytuje bol hľadaný optimálny dizajn z hľadiska funkčnosti ako aj užívateľskej prívetivosti. Záver praktickej časti obsahuje testovanie transceiveru a meranie jeho parametrov.

Práca je členená do štyroch častí. V prvej časti práce sú spracované teoretické poznatky o diskutovanej problematike a je opisovaný výber konkrétnych súčiastok a zapojení (kapitola 1). Druhá časť je venovaná teórii spracovania signálov (kapitola 2). V tretej časti je postupne popísaná praktická implementácia transceiveru (kapitola 3). Zhrnutie a zhodnotenie práce je možné nájsť v záverečnej časti (kapitola 4). Výstupy práce ako schéma logického zapojenia (priložené aj v obale práce), schémy a popisy k použitej vývojovej doske a obvodom, ich manuály a všetky materiály súvisiace s vytváraním dizajnu (zdrojový kód, schematické popisy, simulačné súbory) sa nachádzajú na priloženom CD.

1 SOFTWAREVÉ RÁDIO

Termín *softwarové rádio* prvýkrát použil Joe Mitola v roku 1991 na pomenovanie triedy rádií, ktoré umožňujú svoje preprogramovanie alebo zmenu konfigurácie [4]. Inými slovami jedno obvodové zapojenie softwarového rádia môže vykonávať v rôznych časoch rôzne funkcie. Napriek tomu, že tento pojem existuje už dve desaťročia, jeho presná definícia je stále predmetom diskusií. Problémom je určenie hraničného stupňa digitalizácie, a teda programovateľnosti rádia. Fakt, že rádio obsahuje mikroprocesorový obvod alebo obvod digitálneho spracovania signálov, ešte neznamená, že je možné ho nazvať softwarovým. Príkladom môžu byť zapojenia, v ktorých je signál digitalizovaný až v audio pásme. Za čisto softwarové rádiá sú považované obvody, u ktorých je programovo riadená modulácia/demodulácia, korekcia chybovosti, prípadné kódovanie a program má tiež istú kontrolu nad vysokofrekvenčnou časťou rádia (napr. preladovanie kanálov, systém AGC,...).

Softwarová koncepcia rádiových prijímačov má v porovnaní s ich analógovým ekvivalentom mnohé výhody. Medzi najhlavnejšie patria výhody spojené s digitálnym spracovaním signálov. Parametre digitálnych blokov sú určené prakticky len konštantami uloženými v programe (oscilátory, zmiešavače, filtre). To značne uľahčuje ich preladovanie (napr. zmena medzných kmitočtov filtra), zaručuje ich presnosť a stabilitu s časom a teplotou, a taktiež ich návrh, na ktorý je s výhodou možné použiť návrhové programy, je jednoduchší ako je to pri analógových obvodoch. Obvody, ktoré spracovávajú digitalizovaný signál sú spravidla umiestnené na jednom integrovanom čipe (DSP alebo FPGA), čo znamená nižšie výrobné náklady, menšie rozmery, spotrebu energie alebo citlivosť na tolerancie výrobného procesu a nežiaduce parazitné väzby. To, že je podstatná časť algoritmu spracovania signálu daná programom zároveň zjednodušuje vývoj zariadenia a umožňuje ďalšie rozširovanie funkcií, prípadne ich aktualizáciu, len s minimálnymi zásahmi do obvodovej štruktúry rádia.


Softwarové rádiá zaostávajú za analógovými prakticky len v pásmach, ktoré v súčasnej dobe nie je technologicky možné spracovať, a to hlavne kvôli obmedzeniam A/D prevodníkov (jedná sa o kmitočty rádovo stovky MHz a vyššie). V nasledujúcom texte budú opísané základné architektúry softwarových rádií a ich vlastnosti.

1.1 Architektúry softwarových rádií - prijímačov

1.1.1 Prijímač s priamou konverziou

Architektúra tohto prijímača principiálne vychádza z analógového ekvivalentu – homodynu. Prevod prijímaného signálu na digitálny sa uskutočňuje v základnom pásme, čím sa minimalizujú nároky na vzorkovací kmitočť A/D prevodníka. Bloková schéma zapojenia je na Obr. 1.1. Na vstupe prijímača prechádza signál pásmovou priepustou, ktorá vyberie žiadaný užitočný signál, a ten je následne zosilnený vysokofrekvenčným zosilňovačom. Nasleduje blok nazývaný kvadraturný detektor. Signál sa v ňom rozdelí na dve vetvy – synfáznu (vetva I) a kvadratúrnu (vetva Q). Kvadratúrna vetva je zmiešavaná so signálom oscilátora, ktorý je o 90° fázovo posunutý v porovnaní so signálom, s ktorým sa zmiešava vetva synfázna. Kmitočť signálu oscilátora sa rovná kmitočtu nosnej vlny prijímaného signálu. Na výstupe zmiešavačov je preto užitočný signál v základnom pásme. V prípade preladovania prijímača na iné kanály je teda nutné preladať aj lokálny oscilátor. Ďalej v reťazci sa nachádzajú bloky

zosilňovača s nastaviteľným ziskom (VGA – Voltage Gain Amplifier), ktorý zabezpečí efektívne využitie rozsahu A/D prevodníka a antialiasingového filtra, ktoré potlačí nežiaduce produkty zmiešavania a zároveň zhora obmedzí vzorkovaný signál. Signál z výstupu A/D prevodníka je už ďalej spracovávaný digitálne.




Obr. 1.1 : Prijímač s priamou konverziou [1].

Výhodou homodynového zapojenia je jednoduchosť a nízky vzorkovací kmitočet A/D prevodníka. Jednoduchá bloková schéma naznačuje možnosť integrácie zapojenia. Medzi jeho nevýhody patrí skutočnosť, že podstatná časť zosilnenia je sústredená do základného pásma. Prijímač je potom citlivý na šum $1/f$ a v prípade integrácie je nutné použiť jednosmerne viazané zosilňovače (striedavo viazané vyžadujú veľké väzbové kapacity), pri ktorých je problém s ich napäťovým driftom. Ďalšie problémy sú spojené s lokálnym oscilátorom a prenikaním jeho signálu až k anténe (je priepustnom pásme vstupného filtra rovnako ako užitočný signál). Pri jeho preladovaní je náročné zaručiť presný fázový posun o 90° potrebný pre funkciu kvadratúrneho detektoru.

1.1.2 Prijímač s medzifrekvenciou

a) číslicové spracovanie v základnom pásme


Zapojenie prijímača s medzifrekvenčným signálom vychádza z koncepcie zvanej superheterodyn (Obr. 1.2). Pred vstupom do kvadratúrneho detektora je prijímaný signál najskôr zmiešavaný na tzv. medzifrekvenčný kmitočet. Keďže je heterodyn (lokálny oscilátor prvého zmiešavača) preladiteľný súbežne so vstupným filtrom, kmitočet medzifrekvenčného signálu je konštantný. To umožňuje vysokú selektivitu medzifrekvenčného filtra a zároveň je možné vyriešiť problém s príjmom zrkadlových kmitočtov tak, že sa pred zmiešavač zaradiť pásmová zádrž. Na vstupe kvadratúrneho detektora je teda kmitočet signálu nemenný, čo znižuje nároky na lokálny oscilátor v detektore. Zosilnenie je medzi frekvenčné pásma rozdelené rovnomernejšie ako pri homodyne. Potlačuje tiež vyžarovanie heterodynu a má vyššiu odolnosť voči šumu $1/f$. Nevýhodou zapojenia je jeho realizačná a taktiež ekonomická náročnosť. S tým je spojená horšia integrovateľnosť obvodu.



Obr. 1.2 : Prijímač s medzifrekvenciou - číslicové spracovanie v základnom pásme [1].

b) číslicové spracovanie na medzifrekvencii


Zapojenie (Obr. 1.3) je principiálne podobné predchádzajúcemu. Rozdielom je zaradenie A/D prevodníka na výstup prvého zmiešavača. Tomu musí byť prispôsobený vzorkovací kmitočet, ktorého hodnota v súčasnej dobe však už väčšinou nie je problémom. Hlavnou výhodou zapojenia je realizácia kvadratúrneho detektora v číslicovej forme. Pomer analógových a číslicových operácií je v obvode približne vyrovnaný.



Obr. 1.3 : Prijímač s medzifrekvenciou - číslicové spracovanie na medzifrekvencii [1].

1.1.3 Prijímač s číslicovým spracovaním na frekvencii vstupného signálu

Toto zapojenie je možné označiť ako ideálne softwarové rádio (Obr. 1.4). Obsahuje minimálny počet analógových komponentov, ktoré sú prakticky určené len na výber kanála a pre zaistenie efektívnej činnosti A/D prevodníka. Vo zvyšku reťazca sa signál spracováva ako digitálny, čo je hlavnou výhodou zapojenia rovnako ako možnosť integrácie podstatnej časti obvodu. Nevýhodou sú nároky na vzorkovací kmitočet a dynamický rozsah A/D prevodníka. Vzhľadom na to, že pre žiadané pásmo, v ktorom má skúmaný transceiver pracovať (3-30 MHz), existujú dostatočne rýchle A/D prevodníky, bude navrhované zapojenie využívať práve túto architektúru.



Obr. 1.4 : Prijímač s číslicovým spracovaním vstupného signálu [1].

1.2 Základné bloky softwarového rádia – prijímač


V nasledujúcej kapitole budú detailnejšie opísané bloky, ktoré využíva prijímač v architektúre softwarového rádia s číslicovým spracovaním na kmitočte vstupného signálu.

1.2.1 Vstupné obvody

Vstupné obvody prijímača slúžia na zachytenie užitočného rádiového signálu z prostredia, ktorým sa šíri a na jeho prenos do ďalších blokov s čo najväčšou účinnosťou a najmenším skreslením. Hlavným kritériom pre návrh vstupného obvodu je rozsah kmitočtov, na ktorých má pracovať a tiež ich absolútna veľkosť. Na začiatku vstupného obvodu rádioprijímača je anténa. Rozlišujú sa antény ladené a neladené. Ladené antény sú navrhované tak, aby v pracovnom pásme kmitočtov pracovali blízko v rezonancii. Za anténou nasleduje filtračný obvod, ktorý z frekvenčného spektra vyčlení pásmo, v ktorom daný prijímač pracuje, prípadne v rámci neho aj spracovávaný kanál. Šírka pásma vstupného filtra zároveň určuje šumovú šírku pásma, a teda aj výkon šumu, ktorý sa dostane do ďalších častí prijímača. V prípade, že má prijímač pracovať vo viacerých pásmach, sú do obvodu zaradené viaceré filtre, medzi ktorými sa prepína pomocou spínača. Ďalšou možnosťou je použitie digitálne preladiateľného filtra s využitím digitálnych potenciometrov alebo spínaných kapacitorov. Ak je signál vzorkovaný priamo na prijímanej frekvencii, je však výhodnejšie na výber kanálu použiť digitálny filter implementovaný v rámci číslicového spracovania signálu. Analógový filter sa potom obmedzí len na vymedzenie pásma (KV) a jeho parametre sú pevne určené. Má charakter dolnej priepuste, ktorej medzný kmitočet je daný hranicou pásma KV (30 MHz). Okrem potlačenia iných signálov mimo dané pásmo, je signál frekvenčne zhora obmedzený a filter pôsobí teda ako antialiasingový, čím je splnená vzorkovacia podmienka.


Keďže má signál zachytený anténou nízku úroveň, pre ďalšie spracovanie je nutné ho zosilniť. Hlavnými parametrami zosilňovača v rádiovkej technike sú jeho šumové číslo a dynamický rozsah. Šumové číslo udáva o koľko decibelov sa zhorší pomer výkonu signálu k výkonu šumu (S/N) po prechode signálu zosilňovačom (všeobecne dvojbranom). Preto je žiaduce, aby bolo čo najnižšie. Platí, že čím väčšia je šírka pásma, ktoré zosilňovač spracováva, tým väčší výkon šumu sa do jeho vstupu dostáva.

Dynamický rozsah je daný pomerom najväčšej a najmenej úrovne vstupného signálu, pri ktorých zosilňovač ešte pracuje v lineárnom režime (Obr. 1.5). Minimálna úroveň, ktorú môže zosilňovač ešte spracovať je daná úrovňou šumu. Maximálna úroveň sa definuje ako úroveň vstupného signálu, pri ktorej je výstupný signál o 1 dB menší, ako by zodpovedalo ideálnej lineárnej pracovnej charakteristike (tzv. jednodecibelová kompresia). Keďže je zosilňovač všeobecne nelineárny obvod, v prípade, že sa na jeho vstupe objavia dva silné signály, pracuje zosilňovač ako zmiešavač. Tento nežiaduci jav sa nazýva intermodulácia. Najvýraznejšie bývajú intermodulačné zložky tretieho rádu, ktoré sú aj frekvenčne najbližšie k užitočnému signálu. Preto sa podľa ich úrovne definuje dynamický rozsah bez intermodulačných zložiek (SFDR – Spurious Free Dynamic Range). Vplyv intermodulácie sa v katalógových listoch vyjadruje tiež parametrom IP3, čo je tzv. bod zahradenia (Intercept Point). Ten vznikne ako priesečník predĺžených lineárnych charakteristík pre užitočný signál a intermodulačné zložky 3. rádu. Pri návrhu zosilňovača (prípadne pri výbere integrovaného zapojenia) je výhodné mať čo najvyššiu hodnotu bodu IP3. Uvádza sa buď vstupný alebo výstupný výkon bodu IP3.



Obr. 1.5 : Určenie dynamického rozsahu, SFDR a IP3 [2].


Šumové číslo celého prijímača je dané hlavne šumovým číslom prvého obvodu v reťazci, a tým je vstupný zosilňovač [2]. Preto sa na tomto mieste používajú tzv. nízkošumové zosilňovače (LNA – Low Noise Amplifier). Z konkrétnych zosilňovačov možno spomenúť obvod MAR-8A. Jeho frekvenčný rozsah je až do 1 GHz a zosilnenie v pásme krátkych vln sa pohybuje okolo 30 dB. Šumové číslo je 3,3 dB a pracuje v lineárnom režime do výstupného výkonu až 12,5 dBm [12]. Obvod navyše vyžaduje len malé množstvo externých súčiastok a jeho zapojenie je jednoduché (Obr. 1.6).



Obr. 1.6 : Zapojenie zosilňovača MAR-8A [12].


Systém automatického vyrovnávania zisku:

Po vyfiltrovaní signálu je treba upraviť jeho úroveň tak, aby bol rozsah A/D prevodníka efektívne využitý. K tomu slúži zosilňovač (resp. atenuátor) s nastaviteľným prenosom (VGA). Dynamický rozsah zosilňovača by mal byť aspoň taký veľký ako dynamický rozsah A/D prevodníka, ktorý je za ním zaradený. K riadeniu zisku zosilňovača VGA je potrebné do zapojenia zaradiť spätno-väzbový systém AGC (Automatic Gain Control, alebo tiež AVC – Automatic Voltage Control). Tento systém môže byť vytvorený buď hardwarovo alebo implementovaný softwarovo. Principiálne zapojenie hardwarového AGC je zobrazené na Obr. 1.7. Aktuálnu úroveň prijímaného signálu vyhodnocuje detektor strednej prípadne špičkovej hodnoty prijímaného signálu. Nasleduje filter, ktorý zo signálu vyberie jednosmernú zložku. Tá po zosilnení reguluje zisk zosilňovača prijímaného signálu. Regulovanou veličinou môže byť pracovný bod, veľkosť zápornej spätnej väzby alebo útlm predradeného útlmového článku. Digitálne riadený systém AGC môže fungovať obdobne s tým, že spomenuté operácie sú vykonávané digitálne alebo môžu využívať detekciu pretečenia rozsahu A/D prevodníka, ktorá býva často implementovaná priamo v prevodníkoch. Nevýhodou digitálneho systému AGC je, že regulácia zosilnenia nie je plynulá, ale je možné nastaviť len niekoľko diskretných hodnôt zosilnenia.




Obr. 1.7 : Principiálne schéma systému AGC [1].

Z vyrábaných VGA možno ako príklad spomenúť zosilňovač AD8369 od firmy Analog Devices [9] (Obr. 1.8). Tento zosilňovač je možné použiť až do kmitočtu 600 MHz a zisk sa nastavuje digitálne s krokom 3 dB v rozsahu -10 až 35 dB (pri záťaži 200 Ω). Má dobré šumové vlastnosti (šumové číslo 7 dB pri maximálnom zosilnení) a tiež dobré dynamické vlastnosti (bod OIP3 má v pásme do 30 MHz úroveň nad 25 dBm). Zmena zisku je dosiahnutá dvomi spôsobmi. Kroky po 6 dB sa nastavujú pomocou odporovej siete R-2R na vstupe zosilňovača (odpor R = 200 Ω, je ním daná aj vstupná impedancia zosilňovača). Kroky po 3 dB sú zahrnuté vo výstupe zosilňovača. Na dosiahnutie špecifikovaných ziskov je potrebné vstup aj výstup zosilňovača impedančne prispôbiť (na vstupe aj na výstupe 200 Ω). Digitálne riadenie podporuje štandardnú CMOS logiku a je možné pomocou paralelnej aj sériovej zbernice podľa nastavenia úrovne na príslušnom vstupe.



Obr. 1.8 : Blokové schéma zosilňovača AD8369 [9].


Pre porovnanie možno uviesť analógovo riadené VGA AD8368 od firmy Analog Devices [10]. Tento zosilňovač je možné použiť až do kmitočtu 800 MHz a radiaca charakteristika zisku je takmer lineárna. Zisk je možné nastaviť v rozsahu -12 až 22 dB (charakteristika má strmosť 37,5 dB/V). Dynamické a šumové vlastnosti sú tiež vhodné pre použitie v rádiotechnike (OIP3 = 33 dBm, na frekvencii 140 MHz , šumové číslo 9,5 dB pri maximálnom zisku). Nastavením vysokej alebo nízkej úrovne na príslušnom pine je možné nastaviť smer riadenia zisku (zväčšenie zisku pri zväčšení/zmenšení riadiaceho signálu), čo umožňuje väčšiu flexibilitu pri návrhu systému AGC. Obvod tiež obsahuje integrovaný detektor efektívnej hodnoty prijímaného signálu. Po jeho aktivácii je k dispozícii kompletný systém AGC (Obr. 1.9). Výstupný výkon je vtedy udržiavaný na úrovni -11 dBm (vzťahnuté k impedancii 50 Ω) nezávisle na pomere špičkového výkonu k priemernému (PAPR – Peak to Average Power Ratio). Výstup systému AGC je ďalej možné nastaviť na ľubovoľnú hodnotu v rozsahu zosilňovača. Zosilňovač má vstupný aj výstupný odpor 50 Ω a obe brány majú jednoduché zapojenie.



Obr. 1.9 : Zapojenie zosilňovača AD8368 ako VGA (vľavo) a ako AGC(vpravo) [10].

1.2.2 A/D prevodníky

A/D alebo D/A prevodníky sú základným komponentom každého zapojenia, ktoré pracuje s analógovými aj digitálnymi signálmi, a tieto spolu navzájom nejako súvisia. **A/D prevodníky** slúžia na získanie číslícovej reprezentácie (digitalizáciu) vstupného analógového signálu. Proces digitalizácie pozostáva z troch krokov: vzorkovanie, kvantovanie a kódovanie. Vzorkovanie je proces zachytávania hodnôt vstupného signálu v diskretných okamžikoch. Časová vzdialenosť dvoch po sebe idúcich vzoriek je daná periódou vzorkovacieho signálu (resp. jeho frekvenciou). Na jeho realizáciu sa používa zapojenie zvané Sample-Hold (S/H, Obr. 1.10), ktorý predstavuje vzorkovač s pamäťou. Elektronický spínač je spínaný so vzorkovacou frekvenciou. Keď je zopnutý, hodnota napätia na pamäťovom kondenzátore kopíruje vstupný signál (stav sledovania). Počas rozopnutia spínača (stav pamätania) je zachytená hodnota vstupného signálu prenesená sledovačom na výstup. Zvyčajne je doba, počas ktorej je spínač zopnutý oveľa kratšia ako vzorkovacia perióda. Vzorky vstupného signálu sú v ďalšom bloku kvantované. To znamená, že sú potom diskretné nielen v čase, ale aj v hodnote. Na výstupe kvantovacieho bloku majú vzorky signálu konečný počet rôznych hodnôt. Tento počet je určený počtom bitov, resp. kvantovacích hladín. V praxi kvantovanie znamená zaokrúhlenie navzorkovanej hodnoty na najbližšiu kvantizačnú hladinu. Podľa spôsobov kvantovania signálu je možné rozdeliť A/D prevodníky na: komparačné alebo integračné.




Obr. 1.10 : Vzorkovací zosilňovač, obvod S/H [5].

Typy A/D prevodníkov:


Integračné A/D prevodníky prevádzajú na číslícový tvar priemernú hodnotu vstupného signálu za určitý časový interval. Z princípu nedokážu spracovávať veľmi rýchle signály, preto sa využívajú napr. v digitálnych voltmetroch, kde rýchlosť spracovania nie je kritická. Výhodou je odstránenie rušivých signálov.

Komparačné A/D prevodníky porovnávajú hodnotu vstupného signálu s kvantovaným referenčným napätím. Počas prevodu je vyžadované, aby bolo vstupné napätie konštantné, čo zaručí pamäťový vzorkovač. Tento druh prevodníkov býva rýchly, preto sa používa pri spracovaní signálov vyšších frekvencií. Príkladom prevodníka použiteľného pre rádiové frekvencie je **paralelný komparačný prevodník** (Obr. 1.11). Odporový delič určuje úrovně kvantovacích hladín. Podľa počtu preklopených komparátorov dekóder zistí hodnoty vstupného napätia. Výhoda tohto zapojenia – rýchlosť prevodu, sa začína strácať pri prevode na väčší počet bitov (nad 8). Paralelné radenie komparátorov spôsobuje kumuláciu ich parazitných kapacít, čo zhoršuje dynamické vlastnosti prevodníka. Nevýhodou je tiež veľký počet komparátorov.



Obr. 1.11 : Paralelný komparačný A/D prevodník [5].

Menšie štruktúry paralelných prevodníkov je možné využiť v prevodníkoch **s postupným prevodom** (Obr. 1.12). Prvý prevod je vykonaný s polovičným rozlíšením a určuje hornú polovicu bitov výsledného výstupného slova. Výsledok tohto hrubého prevodu sa odčíta od vstupného signálu. Rozdiel je kvantovaný rovnako s polovičným rozlíšením a určuje nižšiu polovicu výstupného slova (referenčné napätie prevodníka je polovičné v porovnaní s prvým, tým sa zaručí 8-bitová presnosť). Výstupné slovo má teda dvojnásobný počet bitov ako jednotlivé A/D prevodníky, ktoré boli použité. Tento typ prevodníka môže obsahovať viac ako dve kaskádne radené prevodníky, čím možno ešte viac znižovať počet ich bitov. Moderné A/D prevodníky používajú jednobitové štruktúry nazývané MagAmp (Magnitude Amplifier).



Obr. 1.12 : A/D prevodník s postupným prevodom [1].

Parametre A/D prevodníkov:

Hlavnými parametrami A/D prevodníkov pre použitie v rádiovkej technike sú ich rýchlosť, dynamický rozsah a tzv. pomer S/N (SNR – Signal to Noise Ratio). Okrem šumov z bežných zdrojov vznikajú v A/D prevodníku špeciálne druhy šumu, z ktorých najvýznamnejší sa nazýva kvantizačným (existuje ešte napr. granulačný šum – pri vzorkovaní konštantnej úrovne výstup osciluje medzi dvomi hladinami). Spôsobuje ho zaokrúhľovanie vstupnej hodnoty signálu na kvantovacie hladiny. Z toho vyplýva, že s rastúcim počtom bitov jeho hodnota klesá. Približne platí, že pridaním jedného bitu sa zlepši pomer S/N o 6 dB. Zníženie kvantizačného šumu je možné doceliť tzv. prevzorkovaním (oversampling) a následným filtrovaním. Prevzorkovanie znamená použitie vyššieho vzorkovacieho kmitočtu. Výkon šumu zostane rovnaký, avšak je rozťahnutý do väčšieho pásma. Úroveň šumu v priepustnom pásme nasledujúceho filtra (má charakter dolnej alebo pásmovej priepusti) je potom nižšia. Po zohľadnení spomenutých vplyvov je pri použití prevodníka na N-bitov, vzorkovacím kmitočtom f_{vz} a šírkou pásma filtra f_B možné pomer S/N vyjadriť rovnicou:

$$SNR [dB] = 6,02 \cdot N + 1,76 + 10 \cdot \log\left(\frac{f_{vz}}{f_B}\right) \quad (1)$$

Ďalším možným zdrojom skreslenia pri vzorkovaní je prekročenie rozsahu A/D prevodníka. K jeho obmedzeniu slúži systém AGC. Dynamický rozsah A/D prevodníka je teoreticky určený pomerom S/N. Pri praktickom použití však záleží na využití rozsahu prevodníka (najväčší dynamický rozsah je pri 100 % využití rozsahu). Podobne ako pri zosilňovačoch aj v A/D prevodníkoch sa objavujú nelinearity, ktoré spôsobujú harmonické alebo intermodulačné skreslenie. Pre praktické použitie sa preto pre A/D prevodníky udáva aj dynamický rozsah bez nežiaducich zložiek (SFDR).


Vzorkovanie a spektrum signálu:

Pri vzorkovaní signálu je dôležité zohľadniť zmeny v spektre výstupného signálu, ktoré práve diskretizácia signálu spôsobuje. Ak je signál vzorkovaný so vzorkovacím kmitočtom f_{vz} a spektrum vstupného signálu je $F(\omega)$, pre spektrum vzorkovaného signálu platí vzťah:

$$F_S(\omega) = f_{vz} \cdot \sum_{k=-\infty}^{\infty} F(\omega - k \cdot 2\pi \cdot f_{vz}) \quad (2)$$

Prakticky to znamená, že spektrum navzorkovaného signálu je dané súčtom replík spektra pôvodného signálu skopírovaných na k-násobky vzorkovacieho kmitočtu. Vzniknuté spektrum (Obr. 1.13) je možné rozdeliť na tzv. Nyquistove zóny. V prvej Nyquistovej zóne sa nachádza spektrum pôvodného signálu v základnom pásme. V nasledujúcich zónach sa nachádzajú repliky tohto spektra (nepárne zóny) a repliky časti spektra pôvodného signálu pre záporné frekvencie, ktoré je zrkadlovo otočené v porovnaní so spektrom pre kladné frekvencie. Toto periodizovanie spektra výstupného signálu výrazne ovplyvňuje voľbu hodnoty vzorkovacej frekvencie. Aby nedošlo ku skresleniu signálu prekrytím susediacich spektrálnych replík – tzv. aliasingu, musí platiť Nyquistova podmienka vzorkovania:

$$f_{vz} \geq 2 \cdot f_{max} \quad (3)$$



Obr. 1.13 : Periodizácia spektra a vznik Nyquistových zón [4].


kde f_{max} je maximálny kmitočet vzorkovaného signálu. Ak je vstupný signál kmitočtovo neobmedzený, je nutné pred samotným vzorkovaním signál kmitočtovo obmedziť. Na to slúži tzv. antialiasingový filter. V prípade bežného vzorkovania má charakter dolnej priepusti. Keďže podmienku pre hodnotu vzorkovacieho kmitočtu je v prípade signálov z pásma rádovo stoviek MHz náročné splniť, je možné pri vzorkovaní pásmových signálov využiť tzv. techniku podvzorkovania (pásmové alebo harmonické vzorkovanie). Pri splnení istých podmienok je možné zvoliť kmitočet vzorkovania, ktorý je menší ako dvojnásobok maximálnej frekvencie v signály, avšak k prekrytiu spektrálnych replík nepríde. V tomto prípade platí modifikovaná vzorkovacia podmienka. Pre signál so šírkou pásma f_B je treba použiť vzorkovací kmitočet:

$$f_{vz} \geq 2 \cdot f_B \quad (4)$$


Pásmové vzorkovanie v podstate využíva zmiešavanie vstupného signálu so vzorkovacím kmitočtom. Žiadaný signál sa zmieša na nižšie kmitočty do 1. Nyquistovej zóny. Vzorkovací kmitočet je nutné voliť tak, aby sa v 1. Nyquistovej zóne neobjavila zrkadlovo otočená časť spektra signálu. Preto platí zásada, že vzorkovací kmitočet musí byť volený tak, aby sa stredný kmitočet vstupného signálu nachádzal v nepárnej Nyquistovej zóne (Obr. 1.14). Je však opäť nutné signál predupraviť antialiasingovým filtrom. Ten má v prípade pásmových signálov charakter pásmovej priepusti a jeho úlohou je potlačiť iné signály mimo užitočného pásma, ktoré by inak spôsobili aliasing. Napriek výhode nižšieho vzorkovacieho kmitočtu pri použití techniky podvzorkovania, navzorkovaný signál má horší pomer S/N ako pri použití kmitočtu, ktorý spĺňa Nyquistovu podmienku.

V predchádzajúcich úvahách bol uvažovaný ideálny vzorkovací signál, tj. periodicky opakované jednotkové Diracove impulzy, medzi ktorými je časový interval rovný perióde vzorkovania. Jednotkový impulz je definovaný nulovou dobou trvania impulzu a nekonečnou výškou. Týmto parametrom sa v praxi dá len priblížiť, a reálny vzorkovací signál má preto vždy tvar pravouhlých impulzov s krátkou, ale nenulovou dobou trvania. Spektrum takto navzorkovaného signálu už nebude možné popísať

rovniciou (2), ale v dôsledku neideálnych vzorkovacích pulzov bude vynásobené funkciou tvaru sinc ($\sin(x)/x$), ktorej argumentom je doba trvania vzorkovacieho impulzu [6]. Spektrum teda bude touto funkciou skreslené (tlmené). Na kompenzáciu tohto javu sa signál predskresľuje inverznou funkciou ($x/\sin(x)$) pred vstupom do A/D alebo D/A prevodníka.




Obr. 1.14 : Podvzorkovanie signálu, správne určenie vzorkovacej frekvencie [4].



Obr. 1.15 : Blokové schéma A/D prevodníka ADS5500 [7].

Príklad konkrétneho A/D prevodníka:

Príkladom A/D prevodníka pre softwarové rádio je ADS5500 (Obr. 1.15) od firmy Texas Instruments [7]. Je to nízko-príkonový, 14 bitový prevodník s postupným prevodom s rýchlosťou 125 Msps (Million Samples per Second), ktorý využíva prepínané kapacity (Obr. 1.16). Prepínače sú riadené hodinový signálom prevodníka. Prevod je spustený pri zostupnej hrane hodinového signálu. Po zachytení v obvode S/H je hodnota vstupného signálu postupne prevedená kaskádou prevodníkov s nižším rozlíšením. Jednotlivé hrany hodinového signálu posúvajú vzorku ďalej v kaskáde. Celý prevod trvá 17,5 hodinového cyklu a na výstupe prevodníka je potom 14 bitové paralelné slovo. Môže byť vyjadrené priamo v binárnom kóde alebo v dvojkovom doplnku. Vstup A/D prevodníka je diferenciálny. To vyžaduje úpravu vstupného signálu tak, aby bol symetrický voči referenčnej hladine (väčšinou voči zemi) a aby bol jeho rozkmit maximálne $2,3 V_{pp}$.



Obr. 1.16 : Zapojenie vzorkovacích obvodov [7].

Rozkmit vstupného signálu je limitovaný referenčnými napätiami pre A/D prevodník. Na úpravu jednoduchého signálu z antény na symetrický je možné použiť napríklad transformátor, ktorého stredná odbočka sa pripojí na referenčnú úroveň A/D prevodníka. Ak je potrebné nastavenie úrovne vstupného signálu, je možné s výhodou použiť operačný zosilňovač so symetrickým výstupom. V tom prípade je nutné medzi zosilňovač a vstup A/D prevodníka vložiť len obvod na prispôsobenie impedancií. Zosilňovač musí mať nastavené také zosilnenie, aby sa úroveň signálu na jeho výstupe „zmestila“ do rozsahu daného referenčnými napätiami A/D prevodníka. Obvody referenčného napätia pre obidve polaritu sú integrované priamo na čipe. Hodinový signál môže byť v jednoduchom aj v symetrickom prevedení. Na dosiahnutie vyšších kmitočtov hodinového signálu je v prevodníku integrovaný obvod DLL (Delay Lock Loop). Dokončenie prevodu je indikované pomocou signálu *data_ready* a tiež obsahuje indikáciu prekročenia rozsahu referenčných napätí. Digitálne riadenie prevodníka prebieha cez sériovú zbernicu. Možno pomocou nej zapnúť obvod DLL, prepínať medzi normálnym a testovacím módom, a uviesť A/D prevodník do módu „*power-down*“ s nízkou spotrebou.


1.3 Blok digitálneho spracovania signálov

Výber vhodného obvodu na digitálne spracovanie signálu, patrí ku kľúčovým krokom pri návrhu softwarového rádia. To by malo byť flexibilné – teda schopné pracovať s rôznymi moduláciami, šírkami pásma a v prípade digitálnych modulácií s rôznymi prenosovými rýchlosťami. Zároveň by malo umožňovať dodatočné zásahy do štruktúry softwaru, rôzne aktualizácie parametrov alebo upgrady algoritmov. So spomenutými vlastnosťami je úzko spätý aj výpočtový výkon obvodu.

Existujú tri základné možnosti realizácia obvodu digitálneho spracovania: ASIC, DSP alebo FPGA.

1.3.1 Digitálny signálový procesor – DSP

Digitálne signálové procesory sú obvody navrhnuté na výpočtovo a numericky náročné operácie. Priamo v obvodevej štruktúre majú zahrnuté špeciálne funkčné jednotky a ich inštrukčný súbor obsahuje špeciálne príkazy, navrhnuté pre efektívne využitie týchto jednotiek. Existujú DSP, ktoré sú zamerané na konkrétne využitie. To je zohľadnené v možnostiach ich periférií (napr. komunikácia po zbernici) a v ich výkone. Pre danú aplikáciu je teda nutné pri výbere DSP vziať úvahu jej požiadavky.




Obr. 1.17 : Harvardská architektúra [4].

Najrozšírenejšou architektúrou, ktorá je použitá v DSP je Harvardská (Obr. 1.17). Jej hlavným znakom je oddelený pamäťový priestor pre program a pre dáta. V základnej podobe má každých z týchto priestorov aj vlastné zbernice, ale niektoré DSP (napr. od Texas Instruments) umožňujú prístup do dátovej pamäti cez programovú zbernicu a opačne (tzv. modifikovaná Harvardská architektúra). Všeobecne sa v tejto architektúre používa uniskalárne jadro, ktoré obsahuje len niekoľko funkčných jednotiek. To umožňuje vykonanie len jednej inštrukcie počas hodinového cyklu, čím je výpočtový výkon limitovaný frekvenciou taktovacieho signálu. Výhodou však je nízka spotreba

a DSP tohto typu sú tiež lacné. Pre náročnejšie aplikácie sa používajú rozšírené architektúry. Príkladom je tzv. SIMD (Single Instruction Multiple Data), ktorá umožňuje vykonávať viaceré operácie rovnakého typu s viacerými operandami počas jedného hodinového cyklu. Využíva sa teda paralelného spracovania dát. Ďalšie zvýšenie výpočtového výkonu prinieslo použitie architektúry VLIW (Very Long Instruction Word). V rámci jednej dlhej inštrukcie sa procesoru predá príkaz na vykonanie viacerých inštrukcií, ktoré prebehnú paralelne počas jedného hodinového cyklu. Architektúra VLIW vyžaduje špeciálneho prístupu pri vytváraní softwaru. Na optimalizovanie inštrukčného kódu, a teda aj výkonu, je potrebné zoskupiť čiastočné inštrukcie do dlhých tak, aby sa ich paralelne vykonalo čo najviac. Podobne pracujú aj tzv. superskalárne DSP, ktoré taktiež využívajú paralelné vykonávanie inštrukcií, avšak namiesto dlhých inštrukcií (softwarový nástroj) k tomu využívajú upravený hardware, ktorý obsahuje viacero inštrukčných zberníc. To umožňuje jednoduchšie programovanie ako pri procesoroch typu VLIW, avšak užívateľ stráca kontrolu nad časovaním paralelných operácií. Najnovším prírastkom do rodiny architektúr DSP sú tzv. hybridné architektúry, ktoré spájajú výhody svojich predchodcov. Príkladom sú procesory typu CLIW (Configurable Long Instruction Word), ktoré pri taktovacím kmitočte 250 MHz dosahujú výkon 3500 MOPS (Million Operations Per Second).

DSP sa rozlišujú aj podľa toho, či dokážu pracovať s pevnou alebo pohyblivou desatinnou čiarkou. Číselný formát určuje numerický dynamický rozsah výpočtov a teda aj ich presnosť. Pri použití pevnej desatinnej čiarky (Fixed Point) je možné pracovať s celými číslami (typ integer), s číslami v zlomkovom tvare alebo s ich kombináciou (Obr. 1.18). Keďže je rozsah bitov pre vyjadrenie čísla obmedzený (zvyčajne 16 bitov), je nutné správne ošetriť situácie pri pretečení rozsahu. Formát s pohyblivou desatinnou čiarkou (Floating Point) sa skladá z tzv. mantisy a exponentu. Mantisa je číslo v zlomkovom tvare, ktoré nadobúda hodnoty z intervalu $(-1, 1)$. Exponent je celé číslo, ktoré určuje o koľko miest sa má desatinná čiarka posunúť doľava alebo doprava (v závislosti na polarite exponentu). Výhodou tohto formátu je väčší rozsah použiteľných číselných hodnôt, a teda aj väčšiu presnosť, čím odpadajú problémy so zaokrúhľovaním. Nevýhodou tohto formátu je zložitejšie obvodové riešenie a teda aj vyššia cena.



Obr. 1.18 : Číselné formáty s pevnou desatinnou čiarkou [4].

DSP ponúkajú využitie viacerých spôsobov adresovania. Okrem typov adresovania známych z mikrokontrolérov (okamžité, priame a nepriame) je možné použiť pamäťovo mapované adresovanie, adresovanie modulo a bitovo reverzné adresovanie. Adresovanie modulo sa dá s výhodou použiť pri napr. implementácii FIR filtrov, keď uľahčuje naprogramovanie konvolúcie signálu s impulznou charakteristikou filtra. Bitovo reverzné adresovanie je zase využiteľné pri algoritme rýchlej Fourierovej transformácie (FFT – Fast Fourier Transform).

Pre optimálny výkon vybraného DSP treba dôkladne poznať jeho vlastnosti. Existuje viacero spôsobov ako túto optimalizáciu docieľiť. Dôležitým parametrom je veľkosť pamäte, ktorá sa nachádza priamo na čipe. V prípade použitia externej pamäte je dôležitá rýchlosť prístupu, ktorá by mala byť približne rovnaká ako rýchlosť DSP. Pre zvýšenie rýchlosti sa používa väčšinou ako programová pamäť typu RAM. Keďže sa však je obsah neuchováva po odpojení napájania, je pri inicializácii program skopírovaný z pamäte typu ROM, a ďalej už DSP pracuje len s pamäťou RAM. Pre aplikácie spracovanie signálov v reálnom čase je dôležitá rýchlosť vstupných a výstupných obvodov (I/O obvody). Väčšina DSP používa registrové buffery (napr. registre typu FIFO), prípadne až zdvojené zvlášť pre vstup a výstup dát. Výsledný výkon DSP značne závisí aj na spôsobe vytvorenia programu. Jedná sa najmä o plné využívanie možností paralelného spracovania či už dát alebo inštrukcií. Program je potrebné usporiadať tak, aby obsahoval čo najmenej miest, v rámci ktorých nejaká funkčná jednotka čaká na vstupné dáta z inej jednotky. Dôležité je tiež umiestnenie dát v pamäti, z čoho je odvodená ich prístupová doba. Preto je potrebné pred začiatkom tvorby programu vyhľadanie správneho typu DSP pre danú aplikáciu, preštudovanie manuálu k danému typu DSP a zoznámenie sa so všetkými jeho inštrukciami a parametrami.


1.3.2 Programovateľné logické pole – FPGA

Programovateľné logické polia boli prvýkrát predstavené v 80-tych rokoch ako realizačný nástroj pre logické obvody. V porovnaní s ostatnými riešeniami je ich výhodou programovateľnosť. V súčasnosti sa používajú v rôznych systémoch a s výhodou je ich možné použiť aj v rámci softwarového rádia.

Obvody FPGA sú navrhnuté špeciálne pre viacúrovňové logické obvody a obsahujú súčasti, ktoré umožňujú prispôbenie k požadovanej funkcii. V porovnaní s inými programovateľnými logickými obvodmi (napr. PLD) sú teda vhodnejšie na komplexnejšie obvody avšak za cenu menej presného časovania. FPGA môžu využívať rôzne druhy pamätí – SRAM, EPROM/EEPROM, alebo na pamäť na princípe prepojení (anti-fuse). Výhodou pamäte EPROM/EEPROM je, že si zachováva svoj obsah aj po odpojení napájania, avšak ich programovanie vyžaduje vyššie úrovne napätia, čo spravidla znemožňuje programovanie priamo v cieľovej aplikácii. Vďaka svojej flexibilitě sú v súčasnosti najrozšírenejšie FPGA založené na pamäti SRAM. Vyžadujú však prítomnosť pamäti ROM alebo iného spôsobu nahratia konfigurácie pri inicializácii.


Pamäťová bunka typu SRAM sa skladá z dvoch antiparalelne zapojených invertorov, ktoré udržiavajú naprogramovanú logickú hodnotu (Obr. 1.19). Zápis logickej hodnoty sa uskutoční po privedení logickej jednotky na hradlo tranzistora. Výstup bunky je určený hodnotami Q resp. \bar{Q} . Príkladom štruktúry, do ktorej môžu byť jednotlivé pamäťové bunky spojené je tzv. LUT (Look up Table). Vznikne spojením 2^N buniek do multiplexorovej štruktúry, v rámci ktorej môže byť potom implementovaná

ľubovoľná kombinačná logická funkcia s N vstupmi. Keďže pre veľké N je potrebný veľký počet pamäťových buniek, prakticky sa používajú LUT s maximálne piatimi vstupmi. Avšak aj tieto sú dostatočne silnými nástrojmi pre implementáciu logických funkcií.




Obr. 1.19 : Štruktúra pamäťovej bunky SRAM [4].

Existujú dva základné spôsoby ako vytvoriť v FPGA funkcie pre digitálne spracovanie signálov – so sériovo alebo paralelne distribuovanou aritmetikou. V ideálnom prípade je možný paralelný beh všetkých operácií, čo dáva obvodov FPGA niekoľko násobne vyšší výpočtový výkon v porovnaní s DSP (pri rovnakom taktovacom kmitočte). FPGA sa skladá z matice logických buniek, ktoré môže byť navzájom poprepájané ľubovoľným spôsobom, aby vytvorili žiadaný algoritmus. Jednou z najznámejších architektúr je Xilinx 4000. V tejto architektúre sú bunky usporiadané v mriežke (tzv. IslandStyle FPGA). Je navrhnutá na prácu s komplexnou a nepravidelnou logikou. Obsahuje menší počet buniek, avšak možnosti ich programovania sú väčšie (napr. v porovnaní s architektúrou CLi). Rozsiahle prepojenie buniek dovoľuje v rámci programu spojiť ľubovoľné dve logické bunky. Štruktúra spojenia je znázornená na Obr. 1.21. Podľa dĺžky spoja sa rozlišujú tri základné druhy prepojení: jednoduché (Single-length), dvojnásobné (Double-length) a dlhé (Long Lines). Jednoduché majú veľkosť jednej bunky a následne sú pripojené do prepínacej matice (Switch Matrix). Tie umožňujú zmenu smeru spojenia na horizontálny alebo vertikálny smer. Dvojnásobné prepojenia, ako napovedá ich názov, majú dvojnásobnú veľkosť v porovnaní s jednoduchými a taktiež potom končia v prepínacej matici. Dlhé spojenia majú veľkosť polovice čipu. Rôzne veľkosti spojenia umožňujú efektívne spájanie jednotlivých buniek obvodu.



Obr. 1.20: Štruktúra FPGA [4].



Obr. 1.21 : Vnútorné prepojenie buniek v FPGA [4].

Logická bunka architektúry Xilinx 4000 sa skladá z troch LUT, dvoch programovateľných klopných obvodov a viacerých multiplexorov (Obr. 1.22). LUT umožňuje vytvorenie ľubovoľnej logickej funkcie. Multiplexory, ktoré sú ovládané pamäťou SRAM privádzajú výstup funkcie na výstupy bunky alebo na vstupy klopných obvodov. Vstupy označené písmenom C slúžia na riadenie klopných obvodov (povolenie, nastavenie/reset).


Obvody FPGA sa často používajú na emuláciu a testovanie prototypov rôznych systémov. V porovnaní so softwarovými simulátormi dosahujú emulácia systému priamo na čipe FPGA oveľa vyššiu rýchlosť. Časovo najnáročnejšia časť vývoja aplikácie s použitím FPGA je mapovanie systému na čip. V súvislosti s využitím FPGA ako bloku digitálneho spracovania dát pre softwarové rádio, je veľkou výhodou jeho flexibilita a možnosť dodatočnej rekonfigurácie „za chodu“. Obvody FPGA sú dobrou voľbou pre systémy s vysokými vzorkovacími frekvenciami. Sú efektívne aj pri použití číselných formátov s nekonvenčnou prípadne premennou dĺžkou.

1.3.3 Zhrnutie

Tretou možnosťou realizácie bloku digitálneho spracovania signálov je použitie zákaznického obvodu ASIC. Jeho hlavnou výhodou je optimalizácia hardwaru a následne aj softwaru pre danú aplikáciu. Parametre a rozmiestnenie jednotlivých súčastí je najlepšie možné, takže výpočtový výkon presahuje možnosti všeobecných DSP alebo FPGA. Vďaka optimalizácii je tiež cena výsledného obvodu nižšia, avšak jeho vývoj je oveľa drahší, keďže okrem návrhu programu je nutné navrhnuť celý integrovaný obvod tohto bloku. Ďalšou nevýhodou je spravidla minimálna možnosť úpravy softwaru.

Všetky tri spôsoby realizácie blokov digitálneho spracovania signálov majú svoje výhody a nevýhody. Preto je pri výbere nutné zohľadniť požiadavky cieľovej aplikácie.

Pri pomerne málo zložitých aplikáciách sa vo všeobecnosti dáva prednosť DSP. Použitie obvodov FPGA alebo ASIC začína byť nutné, ak pre danú aplikáciu nestačí použitie jedného jadra DSP, prípadne pri rozsiahlejších sériách produktu, keď DSP nie je využité dostatočne efektívne. Obvody FPGA sú vo všeobecnosti pomalšie ako obvody ASIC, avšak plná programovateľnosť a flexibilita túto nevýhodu často prevýšia. Nezanedbateľná je aj ekonomická a časová náročnosť vývoja obvodov ASIC, a to hlavne po hardwarovej stránke.




Obr. 1.22 : Štruktúra bunky [4].

1.4 Základné bloky softwarového rádia – vysielateľ

1.4.1 D/A prevodníky

D/A prevodníky slúžia na prevod číslicovo vyjadrených hodnôt signálu na analógový signál spojitý v čase aj v hodnote. Parametre, ktoré prevodník charakterizujú sú podobné parametrom A/D prevodníka. Medzi najdôležitejšie patrí rýchlosť resp. frekvencia prevodu, rozsah a počet hladín, ktoré určujú kvantovací krok a rozlíšenie D/A prevodníka. Podľa polaritu rozsahu sa rozlišujú unipolárne a bipolárne D/A prevodníky. Kvalitu D/A prevodníka určuje predovšetkým kvalita mechanických alebo elektronických spínačov, ktoré v zapojení obsahuje väčšina koncepcií. V ideálnom prípade by mal byť odpor zopnutého spínača nulový, a v rozopnutom stave nekonečný. Reálne spínače sa však tomuto stavu len blížia, čo spôsobuje nenulové úbytky napätí na zopnutých spínačoch a nenulové prúdy rozopnutými spínačmi. Elektronické spínače využívajú zapojenia s diódami alebo bipolárnymi či unipolárnymi tranzistormi. Dôležité sú tiež časové pomery pri prepínaní spínačov. Okrem doby rozopnutia alebo zopnutia spínača sa udáva aj doba ustálenia výstupnej hodnoty. V ideálnom prípade by boli všetky spomenuté doby nulové.


Medzi najrozšírenejšie D/A prevodníky patrí **paralelný D/A prevodník**. Je tvorený prúdovými zdrojmi, ktorých váha je nastavená rezistorovou sieťou. Podľa realizácie odporovej siete sa rozlišuje niekoľko poddruhov. Prevodník s binárnou odporovou sieťou obsahuje toľko odporov koľko bitov má daný D/A prevodník a ich veľkosť zodpovedá jednotlivých bitovým váham. Nevýhodou je široký rozsah hodnôt odporov a závislosť na ich presnej hodnote. Túto nevýhodu odstraňuje zapojenie siete R-2R. Veľkosti odporov sú obmedzené len na dve hodnoty a sú zapojené tak, že v každom nasledujúcom uzle je napätie polovičné ako v predchádzajúcom. Nevýhodou však zostáva zapojenie spínačov do série s váhovými odpormi. Riešením je prevodník s prepínanými prúdovými zdrojmi (Obr. 1.23). Keďže na výstupe každého zdroja je prúd konštantný s hodnotou nastavenou pomocou siete rezistorov, odpor spínača jeho veľkosť nijako neovplyvní.



Obr. 1.23 : D/A prevodník s prepínanými prúdovými zdrojmi [5].


Veľmi presný D/A prevodník možno skonštruovať na základe využitia PWM modulácie (Pulse Width Modulation). Veľkosť výstupného signálu je zakódovaná v striede obdĺžnikového signálu, a teda v jeho strednej hodnote. Výstup musí byť doplnený filtrom typu dolná priepusť s nízkym medzným kmitočtom, aby bolo dobre potlačené všetky vyššie harmonické zložky. Tento typ prevodníku je veľmi presný a jednoduchý na realizáciu, avšak filter zaradený na jeho výstup spôsobuje pomalé ustáľovanie výstupnej hodnoty (veľká časová konštanta). Preto nie je vhodný pre rýchle aplikácie.

Podobne ako pri vzorkovaní signálu aj na výstupe D/A prevodníka dochádza k periodizácii spektra (Obr. 1.24). Repliky spektra pôvodného signálu sa objavajú násobkoch vzorkovacieho kmitočtu signálu, ktorý vstupuje do D/A prevodníka. Aby bol na výstupe žiadaný analógový signál je treba tieto repliky odfiltrovať. Rekonštrukčný filter má charakter dolnej priepuste. Ako naznačuje obrázok pri použití reálneho filtra je treba uvážiť istý ochranný interval, aby mohli byť repliky spektra zo signálu odstránené a zároveň, aby základné pásmo nebolo utlmované. Je možné odvodiť, že ideálny rekonštrukčný filter má impulznú charakteristiku tvaru funkcie sinc [6]. V skutočnosti sa k charakteristike tohto filtru dá len priblížiť. Je nutné ho kauzalizovať, čím vznikne skreslenie charakteristiky v porovnaní s ideálnou funkciou sinc.




Obr. 1.24 : Spektrum signálu na výstupe D/A prevodníka a frekv. charakteristika rekonštrukčného filtra [6].

Príkladom vhodného D/A prevodníka pre použitie v softwarovom rádiu je prevodník DAC5687 [8] od firmy Texas Instruments. Tento prevodník je dvojkanálový s rozlíšením na 16 bitov a rýchlosťou až 500 MSPS (Millions Samples Per Second). Obsahuje tiež bloky interpolačných filtrov, číselne riadeného oscilátora (32 bitové rozlíšenie), násobičky hodinového signálu, kompenzácie chyby v IQ diagrame a má taktiež integrovanú napäťovú referenciu. Je vybavený až šiestimi blokmi pre digitálne spracovanie signálu: interpolačnými filtermi, zmiešavačmi s jemným a hrubým nastavením frekvencie. Zmiešavače je ďalej možné kombinovať, čím je možné dosiahnuť veľkého rozsahu frekvencií s jemným rozlíšením. Podobným spôsobom je možné kombinovať aj filtre (nastavením riadiacich bitov je možné daný blok premostiť a tým vyradiť z činnosti). Vstupné dáta sú do prevodníku posielané pomocou štandardnej sériovej zbernice. Analógový výstup je prúdový a je do záťaže schopný dodať prúd 2 mA až 20 mA. Jeho hodnota sa nastavuje pomocou veľkosti odporu pripojeného na príslušnom pino alebo zmenou externého referenčného napätia. Zapojenie výstupných obvodov je na Obr. 1.25 (IOUT1 a IOUT2 sú komplementárne prúdové výstupy). V prípade potreby napäťového výstupu je treba zaradiť prevodník prúdu na napätie. Výstupnému signálu je tiež možné digitálne riadiť zosilnenie. Zátťaž sa pripája k výstupu prevodníka cez transformátor (možno tak napríklad napájať 50 Ω kábel alebo anténu). Príklad zapojenia transformátora s pomerom 1:1 je na Obr. 1.26.



Obr. 1.25 : Zapojenie výstupných analógových obvodov prevodníka DAC5687 [8].




Obr. 1.26 : Pripojenie záťaže cez transformátor [8].

1.4.2 Koncový stupeň

Medzi základné parametre, ktoré sa sledujú pri návrhu rádiového vysielača patrí jeho výkon a pracovný kmitočet. Podľa generovaného výkonu sa delia na malé (do 100 W), stredné (do 10 kW) a veľké vysielače. Uvádzané hranice delenia však nie sú zjednotené. Výkon vysielača sa môže udávať ako stredný alebo špičkový (PEP – Peak Envelope Power). Ďalším dôležitým parametrom je účinnosť vysielača, ktorá je daná pomerom užitočného výkonu a príkonu všetkých zdrojov. Pri malých vysielačoch sa pohybuje v rozmedzí 20 až 45 % [1]. Medzi kmitočtové parametre ešte patrí zabraná šírka pásma (OBW – Occupied Bandwidth). Väčšinou sa definuje ako šírka pásma, v ktorej je sústredených 99 % vysiadaného výkonu. Ďalšími parametrami sú stabilita a presnosť pracovného kmitočtu. Výkon vysielača a ako aj pracovný kmitočet a parametre s nimi spojené musia spĺňať podmienky Rádiokomunikačného poriadku.

Klasické rádiové vysielacie pre analógové modulácie sa väčšinou konštruujú tak, že modulačný signál priamo ovplyvňuje výstupný signál výkonového stupňa (napríklad vysielateľ AM). V prípade softwarového rádia je však na vstupe koncového stupňa užitočný signál už namodulovaný na nosnej s pracovným kmitočtom. Koncový stupeň takéhoto vysielateľa bude mať teda charakter výkonového zosilňovača pracujúceho v pásme do 30 MHz. Samotný zosilňovač je možné realizovať vo forme obvodu s diskretným tranzistorom, alebo v integrovanej podobe. Obvod s tranzistorom má výhodu v možnosti nastavenia parametrov zosilňovača a tiež lepšieho odvodu tepla, a teda vyššieho výkonového zaťaženia. Nevýhodou je zložitejší návrh a nutnosť použiť veľké množstvo diskretných súčiastok. Opakom je integrovaný zosilňovač, ktorý je už prakticky navrhnutý na čípe a pre svoju činnosť potrebuje len minimálny počet ďalších súčiastok. Integráciou sa však väčšinou stráca možnosť ovplyvňovať parametre zosilňovača a výkonové zaťaženie je závislé na prevedení puzdra.

Príkladom integrovaného zosilňovača môže byť ADL5530 [11] od firmy Analog Devices (Obr. 1.27). Jedná sa o zosilňovač s pevným zosilnením 16,5 dB, ktoré je stabilné vo frekvenčnom rozsahu až do 1000 MHz. Lineárna pracovná oblasť je až do výstupného výkonu 27,8 dBm (bod kompresie) pri napájacom napätí 5 V. Vstup aj výstup sú impedančne prispôsobené na 50 Ω . Na správnu funkciu je nutné len externe pripojiť väzbové kondenzátory a blokovací kondenzátor s tlmivkou pre napájanie. Nevýhodou je, že najlepšie parametre má na vyšších frekvenciách v danom rozsahu a smerom k žiadanému pásmu sa bod kompresie znižuje (a teda aj lineárna pracovná oblasť) a šumové číslo stúpa.



Obr. 1.27 : Zapojenie zosilňovača ADL5530 [11].

2 ANALÓGOVÉ MODULÁCIE A ICH POČÍTAČOVÉ MODELY

Informačný signál, ktorý sa má prenášať bezdrôtovo väčšinou nespĺňa svojimi parametrami podmienky pre takýto prenos (napr.: zvukový signál). Preto je potrebné tento informačný signál namodulovať na tzv. nosnú vlnu (oveľa vyšší kmitočet ako informačný signál), ktorej parametre vyhovujú bezdrôtovému prenosu na veľké vzdialenosti. Modulácia je definovaná ako proces, pri ktorom sa nejaký parameter nosnej vlny (amplitúda, frekvencia alebo fáza) mení v rytme modulačného (informačného, užitočného) signálu [3]. V prípade analógových modulácií je modulačný signál spojený v čase aj v hodnote. Využitie modulácie navyše umožňuje prenos rôznych informačných signálov nezávisle na sebe (použitie rôznych kmitočtov nosných vln – kmitočtový multiplex FDM). Podľa parametra, ktorý je ovplyvňovaný modulačným signálom možno rozdeliť analógové modulácie na tri základné druhy:

- amplitúdová (AM – amplitude modulation)
- frekvenčná (FM – frequency modulation)
- fázová (PM – phase modulation)

Obvodovým blokom spojeným s procesom modulácie je modulátor. Tento blok spája dva vstupné signály – modulačný a nosný, na jeden výstupný – modulovaný. Opačný proces vykonáva blok demodulátora. Zo vstupného modulovaného signálu oddelí výstupný modulačný signál. Jednotlivé modulácie môžu mať rôzne parametre určujúce kvalitu spoja a náklady na jeho prevádzku (energetická účinnosť, pomer S/N). V súčasnosti má v komerčne používaných rádiových spojoch využitie prakticky len frekvenčná modulácia. Amplitúdová modulácia nachádza uplatnenie práve v rádioamatérskom vysielaní.

V nasledujúcom texte budú opísané jednotlivé analógové modulácie, ktoré sú požadované pre riešenie softwarové rádio (AM, SSB, CW a FM). Pre úplnosť je opísaná aj modulácia DSB, avšak pre implementáciu uvažovaná nebude. Okrem teoretického a matematického rozboru modulácie a demodulácie budú opísané aj matematické modely vytvorené pomocou programu Matlab a to v rámci matlabovského skriptu ako aj pomocou Simulinku. Ku každému modelu sú zobrazené výstupy v podobe časových priebehov signálov a ich spektier. Ako modulačný signál bol najprv použitý harmonický signál a potom aj reálny pásmový signál (zvuková nahrávka). Tieto modely sú základom pre implementáciu jednotlivých blokov softwarového rádia vo vybranom hardware (FPGA).

2.1 Digitálna implementácia blokov modulátorov a demodulátorov

Jednotlivé počítačové modely modulátorov a demodulátorov je možné vytvoriť zo základných blokov určených na spracovanie signálov. Sú to hlavne zmiešavače, filtre, syntezátory, oneskorujúce bloky a bloky na úpravu úrovne signálu. Digitálna implementácia týchto blokov je mnohokrát jednoduchšia ako je to v prípade ich analógových ekvivalentov. V nasledujúcich odsekoch je stručný popis týchto blokov. Blok syntezátora je popísaný v kapitole venovanej modulácii FM (kapitola 2.3)

2.1.1 Zmiešavače

Zmiešavače sú základnou súčasťou každého rádia. Ich využitie je hlavne pri frekvenčnej translácii signálu na kmitočet nosnej, alebo naspäť do základného pásma. V analógovej forme sa využívajú obvody s nelineárnou prevodnou charakteristikou (diódy alebo tranzistory). V digitálnej forme sú implementované pomocou bloku násobičky s dvomi vstupmi. Hlavným parametrom násobičky je bitová šírka vstupných signálov a výstupného signálu a ich číselná reprezentácia. Pre správnu funkciu je treba ich vhodne nastavenie (bitová šírka výstupného signálu je rovná súčtu bitových širok vstupných signálov), aby nedošlo k saturácii výstupného signálu.

Vo vytvorených počítačových modeloch bol blok zmiešavača implementovaný pomocou operácie násobenia (skript v Matlabe) alebo blokom násobičky *Product* (model v Simulinku). V týchto modeloch nebolo nutné zaoberať sa rozsahmi vstupov a výstupu, avšak pri implementácii do FPGA je toto nastavenie kritické. Pri implementácii v FPGA sa tiež s výhodou využívajú hardwarové násobičky, ktoré sú na túto operáciu optimalizované na úrovni hradiel.

2.1.2 Číslicové filtre

Podobne ako ich analógové ekvivalenty slúžia v rádiovkej technike najmä na potlačenie nežiaducich zložiek v spektre spracovaného signálu. Najčastejší proces filtrácie prebieha v časovej oblasti, tj. výstupný signál vznikne ako konvolúcia impulznej charakteristiky filtra a vstupného signálu. Impulzná charakteristika filtra sa získa spätnou Fourierovou transformáciou frekvenčnej charakteristiky. Realizácia číslicového filtra môže byť buď typu FIR (Finite Impulse Response, konečná impulzná odozva) alebo typu IIR (Infinite Impulse Response, nekonečná impulzná odozva). Filtre typu FIR si realizované priamo podľa definície konvolúcie ako kaskáda súčtových, násobiacich a oneskorovacích členov. Nevýhodou je veľký počet koeficientov hlavne pri vysokom ráde filtra a teda aj vyššia výpočtová náročnosť. Filtre IIR, ako napovedá ich názov, majú nekonečnú odozvu na jednotkový impulz, čo môže pri nesprávnom návrhu spôsobiť ich nestabilitu. Výhodou je jednoduchšia realizačná štruktúra využívajúca spätné väzby a s tým súvisiaci nižší počet koeficientov ako filter typu FIR rovnakého rádu. V softwarovom rádiu je často výhodné zmeniť vzorkovací kmitočet signálu. Na tento účel slúžia takzvané Multirate filtre. Príkladom filtra na zmenu vzorkovacieho kmitočtu je filter CIC (Cascaded Integrating Comb), ktorý skladá z kaskády integračných a derivačných členov a z interpolátora (zvýšenie vzorkovacieho kmitočtu, poradie: derivačné články, interpolátor, integračné články) alebo z decimátora (zníženie vzorkovacieho kmitočtu, poradie: integračné články, interpolátor, derivačné články).

V rámci počítačových modelov boli filtre navrhované pomocou návrhových nástrojov. V programe Matlab to bol nástroj Filter Builder. V okne grafického rozhrania bol zadaný typ filtra a parametre jeho kmitočtovej charakteristiky (medzné kmitočty, prenos v priepustnom/nepriepustnom pásme, vzorkovací kmitočet, realizácia a metóda návrhu). Výstupom bola impulzná charakteristika filtra. V programe Simulink boli použité bloky základných filtrov (Lowpass, Bandpass a Highpass). Nastavované parametre boli rovnaké ako v Matlabe. Použité boli realizácie typu IIR pre ich značne nižšiu výpočtovú náročnosť (kratšia doba simulácie).

2.2 Amplitúdové modulácie

2.2.1 Amplitúdová modulácia s nepotlačenou nosnou a dvomi postrannými pásmami - AM

Amplitúdovo modulovaný signál vznikne vtedy, keď sa amplitúda nosnej (harmonickej) vlny mení okolo svojej strednej hodnoty lineárne podľa amplitúdy modulačného signálu [3]. Základným typom amplitúdovej modulácie je modulácia s dvomi postrannými pásmami a nepotlačenou nosnou vlnou označovaná ako AM. Matematicky možno proces modulácie s modulačným signálom $m(t)$ a nosnou $u_C(t)$, pre ktoré platí:

$$m(t) = U_m \cdot \cos(2 \cdot \pi \cdot f_m \cdot t) \quad (5)$$

$$u_C(t) = U_C \cdot \cos(2 \cdot \pi \cdot f_C \cdot t) \quad (6)$$

kde U_m , U_C je amplitúda a f_m , f_C je frekvencia modulačného resp. nosného signálu, a s výstupným amplitúdovo modulovaným signálom $u_{AM}(t)$ zapísať ako:

$$\begin{aligned} u_{AM}(t) &= [U_C + U_m \cdot \cos(2 \cdot \pi \cdot f_m \cdot t)] \cdot \cos(2 \cdot \pi \cdot f_C \cdot t) = \\ &= U_C \cdot [1 + m \cdot \cos(2 \cdot \pi \cdot f_m \cdot t)] \cdot \cos(2 \cdot \pi \cdot f_C \cdot t) \end{aligned} \quad (7)$$


kde m je tzv. hĺbka modulácie, definovaná ako pomer amplitúdy modulačného signálu a amplitúdy nosnej [3]. Jej hodnota by mala ležať v intervale 0 až 1. Pri prekročení hodnoty 1 dochádza k premodulovaniu signálu a jeho skresleniu. Nosný signál by tiež mal mať kmitočet mnohonásobne vyšší ako modulačný signál. Spektrum AM modulovaného signálu sa skladá z troch zložiek, ktoré vzniknú po roznásobení rovnice (7). Je to zložka na frekvencii nosnej a dve zložky frekvenčne vzdialené od nosnej o hodnotu modulačného kmitočtu vyššie a nižšie. V prípade, že modulačný signál nie je harmonický, ale jedná sa o pásmový signál, je spektrum modulačného signálu posunuté na kmitočet nosnej ($\pm f_C$, postranné pásma). Spektrum postranných pásiem je ešte ovplyvnené hodnotou hĺbky modulácie a amplitúdou nosnej vlny. Z rovnice vyplýva, amplitúda spektrálnych zložiek v postranných pásmach môže dosiahnuť maximálne polovicu amplitúdy spektra nosnej vlny (pri hĺbke modulácie rovnej 100 %). Z toho vyplýva malá energetická účinnosť tejto modulácie (polovica výkonu vysielачa sa spotrebuje na nosnú vlnu, ktorá však nenesie žiadnu informáciu). Šírka pásma je rovná dvojnásobku maximálneho kmitočtu v modulačnom signáli (modulačný signál sa preto spravidla zhora frekvenčne obmedzí). V prípade harmonického modulačného signálu platí pre napäťovú úroveň postrannej zložky U_p vzťah[1]:

$$U_p = 0,5 \cdot m \cdot U_n \quad (8)$$

kde U_n je napäťová úroveň zložky na frekvencii nosnej vlny.


Počítačový model modulátora:

Počítačový model modulátora AM s nepotlačenou nosnou a dvomi postrannými pásmami možno znázorniť blokovou schémou na Obr. 2.1. Schéma prakticky kopíruje definičný vzťah daný rovnicou (7).




Obr. 2.1 : Bloková schéma modulátora AM.

Ako prvý bol použitý harmonický modulačný signál s frekvenciou 10 kHz. Pre časovú os bola zvolená vzorkovacia frekvencia 8,82 MHz. Táto hodnota bola zvolená ako vhodný násobok vzorkovacej frekvencie audio signálu, ktorý sa použil neskôr. Frekvencia nosnej je 1 MHz. Na Obr. 2.2 sú vykreslené časové priebehy všetkých signálov. Pre moduláciu bola zvolená hĺbka modulácie $m = 0,2$.




Obr. 2.2 : Časový priebeh nosnej, modulačného a modulovaného signálu.


Pomocou algoritmu rýchlej Fourierovej transformácie FFT bolo vypočítané spektrum AM signálu, ktorého detail je zobrazený na Obr. 2.3. Následne bol ako modulačný signál použitý audio záznam so vzorkovacou frekvenciou 44 100 Hz a 32bitovým rozlíšením. Dĺžka záznamu použitého v modeli bola asi 1 s. Na Obr. 2.4 je znázornený časový priebeh modulačného a výstupného AM signálu.



Obr. 2.3 : Spektrum AM signálu.



Obr. 2.4: Časový priebeh audio signálu a signálu po AM modulácii.



Obr. 2.5 : Spektrum reálneho AM signálu (detail v okolí nosnej).


Počítačový model demodulátora:

V rámci číslicového spracovania signálu je najjednoduchším spôsobom demodulácie AM signálu tzv. synchronná alebo koherentná demodulácia. Jedná sa o opätovné vynásobenie modulovaného signálu s referenčnou nosnou vlnou, ktorá však musí byť v dokonalej kmitočtovej a fázovej koherencii s modulovaným signálom. Pre výstupný signál potom platí [3] :

$$u_d(t) = \frac{U_m \cdot U_r}{2} \cdot m \cdot \cos(2 \cdot \pi \cdot f_m \cdot t) + \frac{U_m \cdot U_r}{2} \quad (9)$$


kde U_r je amplitúda referenčnej nosnej. Na výstupe je teda okrem žiadaného modulačného signálu (s inou amplitúdou) aj jednosmerná zložka, ktorá sa musí odstrániť (filter typu horná prepust'). Získanie koherentného referenčného signálu je v prípade AM modulácie relatívne jednoduché, keďže je nosná vlna priamo prítomná v modulovanom signáli. Na jej oddelenie je možné použiť napríklad umocňujúcu slučku.

Počítačový model demodulátora AM s nepotlačenou nosnou a dvomi postrannými pásmami možno znázorniť blokovou schémou na Obr. 2.6. Časť vyjadrená rovnicou (8) je doplnená o filter, ktorý odstráni jednosmernú zložku a zároveň vyššie harmonické signály. Blok obnovenia referenčnej nosnej vlny bude podrobnejšie opísaný v kapitole venovanej tejto problematike (kapitola 2.5).




Obr. 2.6 : Bloková schéma AM demodulátora.


Na Obr. 2.7 je zobrazený výstupný demodulovaný signál a pre porovnanie aj originálny signál. Výstupný signál má nižšiu úroveň a je oneskorený, čo bolo spôsobené prechodom filtermi. Na Obr. 2.8 je spektrum demodulovaného signálu. Demodulátorom bol spracovaný aj reálny pásmový signál. Časový priebeh demodulovaného signálu je zobrazený na Obr. 2.9. Na Obr. 2.10 je vidno porovnanie spektra originálneho signálu (dole) a spektrum demodulovaného signálu (hore).




Obr. 2.7 : Časový priebeh AM signálu, demodulovaného signálu a pôvodného modulačného signálu.



Obr. 2.8 : Spektrum demodulovaného signálu.



Obr. 2.9 : Časový priebeh demodulovaného audio signálu.



Obr. 2.10: Spektrum demodulovaného signálu (vpravo) a spektrum pôvodného audio signálu (vľavo).

2.2.2 Amplitúdová modulácia s potlačenou nosnou a dvomi postrannými pásmami – DSB (Double side band)

Čiastočne alebo dokonca úplne (označená skratkou SC – suppressed carrier) potlačená nosná tohto typu amplitúdovej modulácie značne zlepšuje energetickú účinnosť v porovnaní s predošlým typom modulácie. Matematicky je možné tento druh amplitúdovej modulácie zapísať ako jednoduché vynásobenie modulačného signálu a nosnej vlny:


$$u_{DSB}(t) = U_m \cdot \cos(2 \cdot \pi \cdot f_m \cdot t) \cdot U_c \cdot \cos(2 \cdot \pi \cdot f_c \cdot t) = \quad (10)$$

$$= \frac{U_m \cdot U_c}{2} \cdot \cos(2 \cdot \pi \cdot (f_c - f_m) \cdot t) - \frac{U_m \cdot U_c}{2} \cdot \cos(2 \cdot \pi \cdot (f_c + f_m) \cdot t)$$

Z tohto vzťahu možno jednoducho odvodiť tvar spektra signálu s DSB moduláciou – obsahuje dve postranné pásma na kmitočtoch $f_m - f_c$ a $f_m + f_c$, zložka na kmitočte nosnej je v ideálnom prípade nulová. Výkon postranných pásiem je trikrát väčší ako pri AM modulácii [3].


Počítačový model modulátora:

Modulátor DSB je možné realizovať jednoduchou násobičkou, na ktorej vstupy je privedený modulačný a nosný signál (Obr. 2.11).




Obr. 2.11 : Bloková schéma DSB modulátora.

Ako vstupy modelu modulátora DSB boli použité rovnaké signály ako v prípade predošlého modelu. Výstupný modulovaný signál a jeho spektrum je na Obr. 2.12 a Obr. 2.13.




Obr. 2.12 : Časový priebeh nosnej, modulačného signálu a DSB modulovaného signálu.




Obr. 2.13 : Spektrum DSB modulovaného signálu.

Rovnako bol na vstup modulátora privedený navzorkovaný audio signál. Časové priebehy a spektrum sú na Obr. 2.14 a Obr. 2.15.




Obr. 2.14 : Časové priebehy modulačného audio signálu a DSB modulovaného signálu.



Obr. 2.15 : Spektrum DSB modulovaného signálu.


Počítačový model demodulátora:

Na demoduláciu DSB modulovaného signálu sa dá opäť použiť synchronná metóda (Obr. 2.16), ktorá vyžaduje referenčný signál s kmitočtom nosnej, ktorý je v dokonalej kmitočtovej a fázovej koherencii s demodulovaným signálom (resp. s nosnou, ktorá je v DSB modulátore potlačená). Blokovaná schéma demodulátora je rovnaká ako pri AM demodulátore, akurát je vynechaný filter typu horná priepusť, pretože výstup násobičky v prípade DSB signálu neobsahuje jednosmernú zložku. Získanie referenčného signálu s dokonalou koherenciou je oveľa náročnejšie ako pri klasickej AM modulácii. Metódy synchronizácie sú popísané v ďalšej kapitole (kapitola 2.5.2).




Obr. 2.16 : Blokovaná schéma demodulátora DSB.


Výstup demodulátora je znázornený na Obr. 2.17 a jeho spektrum na Obr. 2.18. Demodulovaný signál je opäť v porovnaní s originálom utlmený a oneskorený. Pre reálny audio signál sú výstupy znázornené na Obr. 2.19 a porovnanie spektier na Obr. 2.20.




Obr. 2.17 : Časový priebeh DSB modulovaného signálu, demodulovaného signálu a pôvodného modulačného signálu.



Obr. 2.18: Spektrum demodulovaného signálu.



Obr. 2.19: Časový priebeh DSB modulovaného signálu a demodulovaného audio signálu.



Obr. 2.20: Spektrum demodulovaného audio signálu (vpravo) a spektrum pôvodného audio signálu (vľavo).

2.2.3 Amplitúdová modulácia s potlačenou nosnou a jedným postranným pásmom – SSB (Single side band)

Keďže je úplná informácia o modulačnom signály zachytená v jednom postrannom pásme amplitúdovo modulovaného signálu, ponúka sa možnosť prenášať rádiovým kanálom len túto užitočnú časť. Dosiahne sa tým značná úspora v šírke pásma prenášaného signálu (šírka pásma sa zmenší na polovicu). Tejto možnosti využíva amplitúdová modulácia s jedným postranným pásmom SSB. Práve kvôli úspore v šírke pásma patrí k obľúbeným moduláciám v rádioamatérskej prevádzke. Podľa polohy prenášaného (resp. potlačeného) postranného pásma sa rozlišujú dva druhy SSB modulácie: **modulácia s horným postranným pásmom** – USB (Upper Side Band) a **modulácia s dolným postranným pásmom** – LSB (Lower Side Band). Matematicky možno SSB modulovaný signál vyjadriť ako:


$$u_{SSB}(t) = \frac{U_c}{2} \cdot [m(t) \cdot \cos(2 \cdot \pi \cdot f_c \cdot t) \pm \widehat{m}(t) \cdot \sin(2 \cdot \pi \cdot f_c \cdot t)] \quad (11)$$

kde znamienko plus zodpovedá signálu LSB a znamienko mínus signálu USB. Symbol $\hat{m}(t)$ značí Hilbertovu transformáciu modulačného signálu [3].

Počítačový model modulátora:


Existujú tri základné metódy vytvárania SSB modulovaného signálu : filtračná, fázová a tzv. Weaverova metóda [3]. Filtračná metóda využíva na potlačenie jedného postranného pásma v DSB alebo AM modulovanom signáli filter typu dolná priepusť (pre LSB) alebo horná priepusť (pre USB) s medznými kmitočtami blízkymi ku kmitočtu nosnej vlny (v prípade AM modulácie na vstupe musí filter potlačiť aj nosnú vlnu). Prechod z priepustného do nepriepustného pásma však musí byť veľmi strmý, čo kladie vysoké nároky na kvalitu filtra hlavne na vyšších kmitočtoch nosnej. Riešením môže byť využitie viacnásobnej filtrácie.

Fázová metóda využíva definičný vzťah pre SSB modulovaný signál. Bloková schéma (Obr. 2.21) sa skladá zo sčítacky resp. odčítacky, do ktorých vstupuje priamy súčin modulačného a nosného signálu a súčin ich o 90 stupňov fázovo posunutých verzií (vytvorených napr. pomocou Hilbertovho filtra). Vytváranie fázovo posunutého signálu je najnáročnejším článkom tohto modulátora. Posun musí byť konštantný v celom pásme modulačného signálu.




Obr. 2.21 : Bloková schéma SSB modulátora fázovou metódou.

Weaverova metóda umožňuje vyhnúť sa fázovému posúvaniu modulačného signálu. Avšak za cenu zložitejšieho blokového zapojenia (Obr. 2.22). Modulačný signál sa delí do dvoch kvadratúrnych vetiev. Najprv je v nich vynásobený signálom s kmitočtom ležiacim v polovici pásma modulačného signálu. Modulačný signál sa teda v spektre posunie o polovicu šírky pásma smerom doľava. Postranné pásmo, ktoré má byť zachované je vybrané buď dolnou priepusťou (USB) alebo hornou priepusťou (LSB). Vzniknutý signál sa ďalej zmiešava so signálom s kmitočtom $f_c + B/2$. Tým vzniknú obidve zložky SSB signálu ako ukazuje rovnica (10). Výhodou tejto metódy je aj vyššie potlačenie nežiaduceho pásma a nosnej v porovnaní s predchádzajúcimi modulátormi.




Obr. 2.22 : Bloková schéma SSB modulátora Weaverovou metódou.


Pri použití Weaverovej metódy musí mať modulačný signál presne určenú šírku pásma. V modeli bola použitá šírka pásma 2,5 kHz (300 Hz až 2,7 kHz). Pomocná nosná teda bola na kmitočte 1,55 kHz. Táto frekvencia bola zároveň medznou pre filtre typu dolnej resp. hornej priepuste. Pre správnu funkciu musí oscilátor označený ako *Carrier* generovať signál s kmitočtom 1,00155 MHz ($f_c + B/2$). Zvyšné parametre vstupného modulačného signálu a nosnej vlny boli rovnaké ako v predošlých modeloch. Vytvorené boli modely SSB modulátora pre režimy USB aj LSB. Pre harmonický modulačný signál s frekvenciou 2 kHz a moduláciu USB sú časové priebehy zobrazené na Obr. 2.23 a spektrum modulovaného signálu na Obr. 2.24.




Obr. 2.23 : Časový priebeh nosnej, harmonického modulačného signálu a USB modulovaného signálu.



Obr. 2.24 : Spektrum USB modulovaného signálu.




Obr. 2.25 : Časový priebeh modulačného audio signálu a USB modulovaného signálu.




Obr. 2.26 : Spektrum USB modulovaného signálu s reálnym modulačným signálom.

Pre vytvorenie frekvenčne obmedzeného pásmové audio signálu bola použitá pásmová priepusť so spomenutými medznými frekvenciami a potlačením mimo pásma priepustnosti až 40 dB. Časové priebehy vstupných signálov a výstupného USB modulovaného signálu sú na Obr. 2.25, spektrum je na Obr. 2.26.


Pre modulátor s horným potlačeným pásmom LSB je schéma modulátora rovnaká, len je po zmiešavaní s pomocnou nosnou potlačené dolné pásmo pomocou filtru typu hornej priepuste. Časové priebehy a spektrá pre harmonický modulačný signál sú na Obr. 2.27 a Obr. 2.28, pre reálny audio signál, ktorý bol opäť frekvenčne obmedzený pásmovou priepusťou na Obr. 2.29 a Obr. 2.30.




Obr. 2.27 : Časový priebeh nosnej, harmonického modulačného signálu a LSB modulovaného signálu.



Obr. 2.28 : Spektrum LSB modulovaného signálu.




Obr. 2.29 : Časový priebeh audio modulačného signálu a LSB modulovaného signálu.



Obr. 2.30 : Spektrum LSB modulovaného signálu s reálnym modulačným signálom.


Počítačový model demodulátora:

Na demoduláciu SSB signálu je možné použiť aj demodulátor DSB signálu pričom dokonalá kmitočtová a fázová koherencia nie je pre menej náročné aplikácie nutná (tolerované sú odchýlky kmitočtu v jednotkách Hz). Je možné však využiť aj Weaverov modulátor. Zámenou vstupu a výstupu totiž vznikne priamo demodulátor SSB signálu pričom vybrané postranné pásmo je určené druhom kmitočtového filtra rovnako ako pri modulátore. (Obr. 2.31).




Obr. 2.31 : Bloková schéma demodulátora Weaverovou metódou.


V počítačovom modeli bola použitá práve Weaverova metóda. Demodulované signály pre režim USB sú na Obr. 2.32 a Obr. 2.33 pre harmonický modulačný signál a na Obr. 2.34 a Obr. 2.35 pre audio signál.




Obr. 2.32 : Časový priebeh USB modulovaného signálu a demodulovaného signálu.



Obr. 2.33 : Spektrum demodulovaného signálu.




Obr. 2.34 : Časový priebeh USB modulovaného signálu a demodulovaného audio signálu.




Obr. 2.35 : Spektrum demodulovaného audio signálu.


Demodulované signály pre režim LSB sú na Obr. 2.36 a Obr. 2.37 pre harmonický modulačný signál a na Obr. 2.38 a Obr. 2.39 pre audio signál.




Obr. 2.36 : Časový priebeh LSB modulovaného signálu a demodulovaného signálu.



Obr. 2.37 : Spektrum demodulovaného signálu.



Obr. 2.38 : Časový priebeh LSB modulovaného signálu a demodulovaného audio signálu.



Obr. 2.39 : Spektrum demodulovaného audio signálu.

2.3 Frekvenčná modulácia FM

Frekvenčná modulácia patrí do skupiny uhlových a nelineárnych modulácií. Uhlových preto, že ovplyvňuje fázový uhol nosnej vlny a nelineárnych preto, že sa v spektre signálu objavia aj intermodulačné produkty harmonických zložiek modulačného signálu a nosnej vlny. Amplitúda FM modulovaného signálu je konštantná. Frekvenčná alebo kmitočtová modulácia je variant uhlovej modulácie, pri ktorom je okamžitý kmitočet modulovaného signálu rovný súčtu konštantného kmitočtu nemodulovanej nosnej vlny f_C a časovo premennej zložky priamo úmernej modulačnému signálu $m(t)$ [3]. Túto definíciu možno matematicky zapísať ako:

$$f_i(t) = f_C + k_{FM} \cdot m(t) \quad (12)$$

kde k_{FM} je kmitočtová citlivosť modulátora FM udávaná v Hz/V. Pre frekvenčne modulovaný signál potom platí zápis [3]:

$$u_{FM}(t) = U_C \cdot \cos [2\pi f_C + 2\pi k_{FM} \int_0^t m(t) dt] \quad (13)$$

Ďalšie parametre popisujúce frekvenčne modulovaný signál sú kmitočtový zdvih a index modulácie. **Kmitočtový zdvih** ($\Delta\omega$ alebo Δf) vyjadruje maximálnu odchýlku kmitočtu od strednej hodnoty zodpovedajúcej nulovej hodnote modulačného signálu. Index modulácie (β) je bezrozmerné číslo, ktoré udáva pomer kmitočtového zdvihu ku hodnote maximálneho kmitočtu modulačného signálu F_m . Spektrum FM modulovaného signálu je teoreticky nekonečne široké. V praxi sa šírka pásma obmedzuje na konečnú hodnotu. Často sa používa definícia šírky pásma pomocou tzv. Carsonovho vzťahu [3]:

$$B_{FM} = 2 \cdot F_m \cdot (1 + \beta) = 2 \cdot (F_m + \Delta f) \quad (14)$$


Podľa veľkosti indexu modulácie rozlišujeme širokopásmovú FM moduláciu ($\beta \gg 1$) a úzkopásmovú FM moduláciu ($\beta \ll 1$). Výhodou FM modulácie je väčší

dynamický rozsah a menšie nelineárne skreslenie v porovnaní s amplitúdovými moduláciami [3]. Nelinearita modulácie umožňuje lepšiu výkonovú efektivitu a odolnosť FM modulácie voči amplitúdovému šumu a parazitným amplitúdovým moduláciám.

Počítačový model modulátora:


Modulátor FM modulovaného signálu v analógovej podobe je možné najjednoduchšie realizovať pomocou napätím riadeného oscilátora (VCO – Voltage Controlled Oscillator). Jeho digitálnym ekvivalentom je číslicovo riadený oscilátor (NCO – Numerically Controlled Oscillator), v praxi často realizovaný pomocou syntezátora s priamou číslicovou syntézou (DDFS – Direct Digital Frequency Synthesis). Blokové schéma je nakreslené na Obr. 2.40. Maximálny výstupný kmitočet takého syntezátora je polovica frekvencie hodinového signálu f_c . Aktuálny výstupný kmitočet závisí na hodnote uloženej v tzv. delta registre D a tiež na jeho bitovej šírke n . Táto hodnota prakticky určuje rýchlosť zmeny fázy výstupného harmonického signálu (hodnota, o ktorú sa zmení fáza za jednu periódu hodinového signálu). Pre výstupný kmitočet potom platí [1] :

$$f_{out} = \frac{D \cdot f_c}{2^n} \quad (15)$$




Obr. 2.40 : Bloková schéma DDS [1].

Ak sa na vstup DDFS privedie modulačný signál, ku ktorému bola predtým pripočítaná hodnota delta registra pre kmitočet nosnej vlny, na výstupe bude FM modulovaný signál. Na podobnom princípe funguje aj vytvorený počítačový model FM modulátora (Obr. 2.41).




Obr. 2.41 : Bloková schéma FM modulátora.


Základom počítačového modelu bloku DDS bola tabuľka hodnôt funkcie kosínus v rozmedzí jednej periódy s krokom fázy $2\pi/10^6$. Frekvencia hodinového signálu bola simulovaná priradením časového vektoru k výstupnému signálu. Časový krok bol určený ako perióda vzorkovacieho signálu v predošlých modeloch (tj. hodinová frekvencia modelovanej DDS je 8,82 MHz). Pri zvolenej hodinovej frekvencii je maximálny dosiahnuteľný kmitočet 2,205 MHz (štyri vzorky na periódu). V modeli bola zvolená frekvencia nosnej 250 kHz. Najprv bola nosná frekvenčne modulovaná harmonickým signálom s frekvenciou 2 kHz. Aby boli zmeny v kmitočte modulovaného signálu jasne viditeľné, bola použitá kmitočtová citlivosť modulátora až 132,3 kHz/V a kmitočtový zdvih 66,1 kHz (neokrúhle hodnoty citlivosti a zdvihu vyplývajú z neokrúhlej hodinovej frekvencie modelovanej DDS, tá bola zvolená ako násobok vzorkovacej frekvencie pre zvukovú nahrávku 44,1 kHz). Hodnota fázového registra je priamo indexom tabuľky hodnôt funkcie kosínus. Na Obr. 2.42 je zobrazený časový priebeh modulačného signálu a FM modulovaného signálu. Na Obr. 2.43 je spektrum FM signálu.




Obr. 2.42 : Časový priebeh FM modulovaného signálu a jeho harmonického modulačného signálu.



Obr. 2.43 : Spektrum FM signálu s harm. modulačným signálom.



Obr. 2.44 : Časový priebeh FM modulovaného signálu a jeho modulačného audio signálu.




Obr. 2.45 : Spektrum FM signálu s reálnym modulačným audio signálom.

Podobne bol použitý ako modulačný signál aj reálny audio signál. Na Obr. 2.44 sú časové priebehy modulačného a FM modulovaného signálu. Na Obr. 2.45 je spektrum FM signálu.


Počítačový model demodulátora:

Na demoduláciu FM modulovaného signálu možno použiť množstvo rôznych zapojení (napr. s prevodom na AM, koincidenčný demodulátor, fázový diskriminátor,...). V digitálnej podobe možno použiť napríklad kvadrátúry demodulátor (Obr. 2.46). Modulovaný signál sa najskôr vynásobí s referenčnou nosnou vlnou a jej fázovo posunutou kópiou (o 90°), čím vznikne synfázna a kvadratúrna zložka. Nasledujúce filtre potlačia vyššie produkty zmiešavania. Ďalším krokom je vynásobenie každej vetvy s oneskorenou verziou náprotivnej vetvy (posun o periódu hodinového signálu) a odčítanie výsledkov súčinov. Výstupom je modulačný signál.




Obr. 2.46 : Bloková schéma FM demodulátora.

Na Obr. 2.47 je časový priebeh demodulovaného signálu a pôvodného modulačného signálu pre harmonický modulačný signál a na Obr. 2.48 pre reálny audio modulačný signál. Demodulátor bol ešte na výstupe doplnený o filter typu dolnej priepuste.



Obr. 2.47 : Časový priebeh demodulovaného signálu a pôvodného harm. modulačného signálu.




Obr. 2.48 : Časový priebeh demodulovaného a pôvodného audio signálu.

2.4 CW modulácia

Modulácia CW (Continuous Wave) sa v porovnaní s predchádzajúcimi moduláciami odlišuje. Pri tejto modulácii nie je modulačným signálom spojitý analógový (v rádioamatérskej prevádzke fónický) signál, ale sled diskretných impulzov (obdĺžnikový signál). CW modulácia je dvojstavová – v jednom stave sa nosná vlna nevysiela (stav off) a v druhom sa vysiela (stav on). Informačný signál je do týchto stavov zakódovaný pomocou nejakej kódovej tabuľky. Najčastejšie používaná Morseova abeceda ešte rozdeľuje stav *on* na krátky symbol (bodka, dot) a dlhý symbol (čiarka, dash).

Počítačový model modulátora:

Ako CW modulátor je možné použiť jednoduchý oscilátor s frekvenciou nosnej, ktorého výstup je hradlovaný modulačným signálom. Jeho zdrojom môže byť napríklad telegrafný kľúč. Bloková schéma modulátora je na Obr. 2.49. Pre zmenšenie šírky pásma vysielaná nosná vždy začína a končí v nulovej fáze.




Obr. 2.49 : Bloková schéma modulátora CW.

Počítačový model demodulátora:


CW modulovaný signál sa skladá z častí s nulovou (stav off) a nenulovou (stav on) energiou. Jeho demodulácia je teda založená práve na energetickej detekcii týchto stavov (Obr. 2.50). Najprv sa musí z celého krátkovlnného spektra vyčleniť kanál, v ktorom sa žiadaný CW signál nachádza. To zabezpečí zmiešavanie s lokálnym

oscilátorom. V prípade, že má lokálny oscilátor kmitočet zhodný s nosnou prijímaného signálu, na výstupe nasledujúceho filtra typu dolná priepusť bude len jednosmerný signál. V praxi sa kmitočet lokálneho oscilátora mierne odlaďuje od kmitočtu nosnej, a to tak aby rozdielový produkt zmiešavania bol na kmitočte v počuteľnom pásme (asi okolo 1 kHz). Výstupný demodulovaný signál je teda priamo privedený na audio výstup prijímača. Keďže navrhovaný transceiver má digitálnu platformu, poskytuje možnosť priameho dekódovania CW signálu. Keď sa demodulovaný signál privedie na kaskádu kvadrátora a dolnej priepuste s nízkym medzným kmitočtom (aby prepustil prakticky len jednosmernú zložku), na výstupe vznikne dvojstavový obdĺžnikový signál. Vzniknutý signál vstupuje do komparátora, ktorý vyhodnotí, či je úsek signálu v stave *on* alebo *off* (pri vhodne nastavenom prahu). Výstup v podobe logického signálu môže byť priamo dekódovaný vhodným dekódérom (pri vhodnom nastavení časových intervalov pre jednotlivé znaky a správnej kódovej tabuľke).

Na Obr. 2.51 sú zobrazené časové priebehy modulačného signálu (pre model bol použitý obdĺžnikový signál s periódou 50 ms), CW modulovaného signálu (kmitočet nosnej bol 3 MHz) a demodulovaného signálu (lokálny oscilátor má kmitočet 3,001 MHz, demodulovaný signál má v okamihu impulzu frekvenciu 1 kHz, použitý filter má medzný kmitočet 2 kHz). Na vytvorenie modelu bol použitý program Simulink.



Obr. 2.50 : Bloková schéma CW demodulátora.




Obr. 2.51 : Časový priebeh modulačného (hore), CW modulovaného (v strede) a demodulovaného signálu (dole).

2.5 Metódy obnovenia nosnej vlny

Pri synchronnej demodulácii je nevyhnutné získať referenčnú nosnú vlnu s dokonalou kmitočtovou a fázovou koherenciou. To je možné iba jej odvodením z prijímaného signálu. Pri moduláciách s nepotlačenou nosnou vlnou (AM a CW) je táto úloha pomerne jednoduchá. Stačí ju z prijímaného signálu vyfiltrovať pásmovou priepust'ou. Kmitočtovo a fázovo koherentnú nosnú však možno získať zapojením zložitejších obvodov ako je obvod fázového závesu alebo Costasova slučka (demodulácia DSB). V našej aplikácii bude mať fázový záves širšie využitie a preto je jeho implementácia výhodnejšia.

2.5.1 Fázový záves PLL


Fázový záves PLL (Phase Locked Loop, fázovo zavesená slučka) je moderný subsystém, ktorý je v softwarovom rádiu využiteľný nielen k synchronizácii nosnej vlny, ale aj priamo k synchronnej demodulácii signálov AM, DSB a FM [3]. Na Obr. 2.52 je znázornená základná bloková schéma obvodu fázového závesu. Skladá sa z troch hlavných častí : fázový detektor, filter slučky a riadený oscilátor (DDS alebo VCO).



Obr. 2.52 : Bloková schéma systému fázového závesu PLL.

Fázový detektor slúži na vyhodnotenie fázového resp. frekvenčného rozdielu vstupných signálov. Pracuje prakticky ako zmiešavač, na ktorého výstupe je jednosmerná zložka úmerná rozdielu fáz. Prípadné striedavé zložky odfiltruje filter slučky, ktorý má charakter dolnej priepuste. Vyfiltrovaný jednosmerný signál následne riadi oscilátor, ktorý upraví výstupný kmitočet tak, aby sa fázový rozdiel medzi signálmi na vstupe fázového detektoru zmenšoval. Obvod PLL pracuje v dvoch režimoch: režim zachytenia (acquisition) a režim sledovania teda zotrvania v synchronnom stave (tracking). V synchronnom stave nie je signál na riadiacom vstupe oscilátora nulový (ideálny prípad), ale pohybuje sa v intervale nazývanom stredné zvyškové frekvenčné rozladenie (mean residual frequency [3]). Dôležitým parametrom fázového detektoru je jeho zisk K_d . Je to pomer výstupného napätia a rozdielu fáz vstupných signálov. Vyjadruje aké je výstupné napätie pri rozdiel fáz 1 rad.

Pri modelovaní obvodu PLL je najdôležitejším blokom fázový detektor. Pre počítačový model bol vybraný variant, ktorý využíva tzv. sekvenčný fázový detektor [14] (sequential phase detector). Medzi jeho výhody patrí zvýšený rozsah a lepšie vlastnosti vo fáze zachytávania sa. Keďže sa jedná v princípe o digitálny obvod, nie je citlivý na úroveň vstupného signálu. Bloková schéma sekvenčného fázového detektora je na Obr. 2.53. Jeho základom sú klopné obvody citlivé na nástupnú hranu vstupného signálu. Preto je potrebné vstupné signály: referenčný signál a signál z lokálneho VCO upraviť, tak aby mali tvar obdĺžnikového signálu. To je možné vykonať zosilnením signálov a ich privedením na vhodný rozhodovací obvod (komparátor). Na výstupe komparátora bude mať signál vysokú úroveň (napr. 1), ak je vstupný signál väčší alebo rovný nule. Ak bude vstupný signál menší než nula, na výstupe komparátora bude nízka úroveň (napr. -1). Tým vznikne obdĺžnikový signál avšak frekvencia pôvodného vstupného signálu zostane zachovaná. Takto upravené signály vstupujú na klopné obvody. Pri nástupnej hrane signálu sa na výstupe klopného obvodu vygeneruje pulz, ktorý ovplyvňuje hodnotu nasledujúceho čítača. Pri pulze z klopného obvodu, na ktorý je privedený referenčný signál sa čítač inkrementuje. Naopak pri pulze z klopného obvodu so vstupným signálom z VCO sa čítač dekrementuje.



Obr. 2.53 : Bloková schéma sekvenčného fázového detektora.


Výstup čítača je priamo riadiacim signálom pre dolad'ovanie VCO. Ak je výstup čítača kladný, znamená to, že jeho nástupné hrany prichádzajú na vstup klopného obvodu častejšie, a teda že referenčný signál má vyšší kmitočet. Lokálny VCO následne zníži kmitočet výstupného signálu úmerne hodnote čítača. Ak je výstup čítača záporný znamená to naopak, že kmitočet signálu VCO je vyšší ako kmitočet referenčného signálu. Ak je výstup čítača nulový, tak sú referenčný signál a signál VCO frekvenčne a fázovo synchronizované (pulzy prichádzajú v rovnakú dobu a vyrušia sa). Zisk fázového detektora je v tomto prípade koeficient úmernosti pri hodnote čítača, ktorá upravuje kmitočet VCO. V prípade syntezátora DDS pre nový fázový inkrement $\Delta(n)$ platí:

$$\Delta = \Delta_{start} - K_d \cdot C \quad (14)$$

kde Δ_{start} je počiatočná hodnota fázové inkrementu, K_d je zisk detektora a C je aktuálna hodnota čítača. Vyššia hodnota zisku fázového detektora znamená rýchlejšie zachytenie závesu avšak vo fáze sledovania sa hodnota kmitočtu dolad'uje pomalšie.


Počítačový model systému PLL bol vytvorený v Simulinku z dôvodu možnosti lepšieho rozlíšenia nastavenia kmitočtu pre syntezátory DDS v porovnaní s DDS vytvorenou v skripte MATLABu (použitá v modeli FM modulátora). Model je zobrazený na Obr. 2.54. Na vstup fázového detektoru je pripojený referenčný signál (prijímaný) a signál lokálneho oscilátora. Signály sú najprv upravené do obdĺžnikového tvaru (znamienková funkcia). Keďže nasledujúci hranový detektor reaguje len na prechod z nulovej na nenulovú hodnotu, sú signály posunuté na úrovne 0 resp. 2 (pripočítanie konštanty 1). Hranový detektor teda reaguje na každý prechod z úrovne 0 na úroveň 2 kladným pulzom na výstupe. Pre správnu funkciu detektora musia mať pulzy vo vetve referenčného a lokálneho signálu opačnú polaritu. Preto je výstup hranového detektora pre lokálny signál vynásobený konštantou -1. Výstupné impulzy sa následne sčítajú. Keď sú vstupné signály synchronné, je na výstupe prvej sčítačky nulová hodnota (chybový signál sa nezmení). Ak nie sú synchronné, na výstupe prvej sčítačky sa striedavo objavuje hodnota 1 a -1. Nasleduje druhá sčítačka so spätnou väzbou, ktorá predstavuje čítač (akumulátor). Na jej výstupe je chybový signál, ktorý po prechode vhodným filtrom doladzuje lokálny oscilátor. V modeli bol použitý filter druhého rádu, ktorý má charakter proporcionálne-sumačného regulátora [13]. Vlastnosti filtra určujú dve konštanty: proporciálny (K_P) a sumačný člen (K_I). Ich hodnotami je daná doba ustálenia resp. zachytenia slučky (činiteľ tlmenia oscilácie výstupnej hodnoty ζ) a tiež vlastná frekvencia kmitov ω_n a maximálna hodnota prekmitu výstupnej hodnoty. Pre určenie konštánt možno využiť nasledovný vzťah [13], kde Δt je vzorkovacia perióda:

$$\frac{K_P}{K_I} = \frac{4 \cdot \zeta}{\omega_n \cdot \Delta t} - 1 \quad (15)$$




Obr. 2.54 : Bloková schéma počítačového modelu systému PLL.


Hodnoty konštánt boli zvolené experimentálne podľa priebehu ustáľovania. Pre hodnoty $K_I = 1\text{e-}4$ a $K_P = 2$ vychádzajú ostatné parametre nasledovne: vlastná frekvencia kmitov $\omega_n = 130$ Hz, činiteľ tlmenia $\zeta = 0,315$. Bola použitá vzorkovacia frekvencia $\Delta t = 100$ ns. Pre testovanie bol použitý referenčný signál s odchýlkou 30 Hz od kmitočtu lokálneho oscilátora (500 kHz) a fázový posunom $\pi/5$ rad (Obr. 2.55). Na Obr. 2.56 je časový priebeh rozdielu referenčného signálu a signálu oscilátora. Doba ustálenia je asi 20 ms (odchýlka je menšia ako $8\text{e-}3$ V). Na Obr. 2.57 je časový priebeh výstupu čítača fázového detektoru (hore) a chybového signálu na riadiacom vstupe lokálneho oscilátora (dole).



Obr. 2.55 : Časové priebehy referenčného signálu (hore) a signálu oscilátora (dole) na začiatku simulácie (vľavo) a po zachytení slučky (vpravo).



Obr. 2.56 : Časový priebeh rozdielu medzi referenčným signálom a signálom oscilátora.




Obr. 2.57 : Časový priebeh výstupu čítača fázového detektoru (hore) a riadiaceho signálu oscilátora (dole).

Navrhnutý systém PLL bol schopný zachytenia sa na kmitočte referenčného signálu v intervale od -383 kHz do +450 kHz od kmitočtu lokálneho oscilátora (500 kHz).

2.5.2 Obnovenie nosnej vlny pomocou obvodu PLL


Pri demodulácii režimov AM a DSB možno obvod fázového závesu použiť na obnovenie a synchronizáciu nosnej vlny. Pri režime AM je možné použiť základné zapojenie systému PLL, pretože AM signál priamo obsahuje nosnú vlnu, na ktorú sa systém PLL zavesí. V režime DSB však modulovaný signál nosnú priamo neobsahuje. Preto je nutné DSB signál pred vstupom na fázový detektor upraviť (Obr. 2.58). DSB modulovaný signál je najskôr umocnený na druhú, čím v jeho spektre vznikne zložka s dvojnásobným kmitočtom nosnej, ktorá je následne vybraná pomocou pásmovej priepuste (musí byť vhodne naladená). Signál sa potom upraví do obdĺžnikového tvaru a pomocou klopného obvodu typu D sa jeho frekvencia vydolí na polovičnú. Na výstupe je teda obdĺžnikový signál s kmitočtom nosnej vlny, ktorý je následne privedený na vstup hranového detektoru systému PLL. Blok *Compare To Constant* slúži na prevod typu *u8* (výstup sčítačky) na typ *boolean* (potrebný pre klopný obvod). Zapojenie vyžaduje preladiťnú pásmovú priepusť. V modeli bola použitá šírka pásma 50 kHz, čo umožňuje zachytenie nosnej aj pri kolísaní jej frekvencie v relatívne veľkom intervale okolo strednej hodnoty. Aj pri odchýlke nosnej až o ± 12 kHz od stredného kmitočtu pásmovej priepuste je obvod schopný obnoviť nosnú vlnu a správne demodulovať DSB signál. Pri väčšom odchýlení sa systém PLL zachytí na frekvencii jedného z postranných pásiem, ktoré je pásmovou priepusťou tlmené menej ako nosná vlna.



Obr. 2.58 : Obnovenie nosnej vlny z DSB modulovaného signálu a jej úprava pre fázový detektor.

2.5.3 Demodulácia FM pomocou obvodu PLL

System PLL funguje na princípe dolad'ovania lokálnej oscilácie tak, aby jeho frekvencia a fáza boli zhodné s parametrami referenčného signálu. V prípade, že je referenčný signál kmitočtovo modulovaný, chybový signál na výstupe fázového detektora sleduje zmeny kmitočtu. Pri vhodnom nastavení filtra v spätnej väzbe je riadiaci signál, ktorý dolad'uje lokálny oscilátor, priamo demodulovaným signálom (Obr. 2.59). V modeli bol použitý FM modulovaný signál so stredným kmitočtom 500 kHz a harmonickým modulačným signálom s kmitočtom 2 kHz. Ako filter bola použitá pásmová priepusť s medznými kmitočtami 300 Hz a 5 kHz.



Obr. 2.59 : Časový priebeh výstupu čítača fázového detektora (hore) a po filtrácii (dole).

3 REALIZÁCIA TRANSCEIVERU

3.1 Hardwarové vybavenie

Na realizáciu softwarového rádia bol vybraný vývojový kit Genesys Board [15] od firmy Digilent (Obr. 3.1). Nachádza sa v ňom obvod FPGA Virtex 5 LX50T od firmy Xilinx s dostatočne vysokým výpočtovým výkonom. Obvod obsahuje 48 jednotiek pre spracovanie signálov (DSP slices) a tiež 12 jednotiek pre úpravu hodinového signálu DCM (Digital Clock Manager). Hodinový signál môže dosahovať stovky MHz (až do 500 MHz). Doska je ďalej vybavená množstvom periférií ako napríklad výstupom na zbernici USB, RS-232 a rozhranie Ethernet 10/100/1000, alebo výstup na HDMI. Z hľadiska využitia v softwarovom rádiu zaujme hlavne prítomnosť obvodu LM4550, ktorý funguje ako AC'97 kodek pre audio signály. To výrazne uľahčuje prevod nízkočrevných modulačných signálov z analógovej do digitálnej formy a naopak. Obvod kodeku obsahuje priamo konektor pre vstup z mikrofónu a posilnený výstup na slúchadlá (konektory typu JACK 3,5). Vlastnosti obvodu kodeku budú opísané v samostatnej kapitole. Kit je taktiež vybavený prvkami pre vytvorenie užívateľského rozhrania: LED diódy (8x), LCD displej (2x16 znakov), tlačidlá (2x), navigačný kríž a prepínače (8x). Pre implementáciu softwarového rádia je teda nutné dosku doplniť len o A/D a D/A prevodníky, ktoré pracujú s prijímaným a vysielaným krátkovlnným signálom. Ich pripojenie je možné cez dva 68 pinové paralelné VHDC konektory, z ktorých každý umožňuje vysokorychlostný (až stovky MHz) prenos 40 dátových signálov (20 impedance-controlled matched pairs).



Obr. 3.1: Vývojový kit Genesys Board od firmy Digilent [15].

3.1.1 Kodek AC'97

Obvod LM4550 je audio kodek pre počítačové systémy v súlade so štandardom AC'97 v2.1 [16]. Na prevod signálov z analógovej do digitálnej formy a naopak využíva 18 bitové Sigma-delta prevodníky, ktoré dosahujú dynamický rozsah až 90 dB. Kodek umožňuje plne duplexné spracovanie signálov na štyroch stereo a štyroch mono vstupoch. Pre každý vstup je možnosť nastaviť zisk/útlm a má tiež možnosť vypnutia vstupu (Mute). Výstupy sú tri: jeden mono a dva stereo, taktiež s nastaviteľným útlmom a možnosťou vypnutia. LM4550 má vstavaný stereo zosilňovač pre jeden z výstupov (výstup priamo na slúchadlá). Vzorkovacia frekvencia je nastaviteľná pre každý vstup/výstup v rozsahu 4 až 48 kHz s krokom 1 Hz, čo je pre potreby rádiového vysielania viac ako dostačujúce. Kodek komunikuje s riadiacou jednotkou pomocou sériovej zbernice, ktorá sa skladá zo šiestich signálov: SDATA_OUT (dáta z riadiacej jednotky do kodeku), SDATA_IN (dáta z kodeku do riadiacej jednotky), BIT_CLK (hodinový signál, smer závisí na tom, či je kodek nastavený ako primárny alebo sekundárny, v prípade kodeku na doske Genesys je tento signál generovaný kodekom, tj. kodek je nastavený ako primárny), SYNC (signál rámcovej synchronizácie) a RESET# (reset zariadenia). Dáta sú prenášané v rámcoch, ktorých začiatok označuje kladný impulz synchronizačného signálu. Synchronizačný signál má periódu 48 kHz a striedu 6,25 %. Hodinový signál BIT_CLK je odvodený ako polovica taktovacej frekvencie kodeku ($24,576/2 = 12,288$ MHz).

Rámec dátového signálu SDATA_OUT sa skladá z 13 slotov – jeden tzv. TAG slot a 12 dátových slotov. Celý rámec má dĺžku 256 bitov (1x16b TAG slot + 12x20b Data slot). Kodek deteguje dĺžku prijatého rámca. V prípade, že nový rámec začne ešte predtým ako bolo prijatých 256 bitov predchádzajúce rámca, je nový rámec ignorovaný. TAG slot obsahuje informácie o tom, či nasledujúce dátové sloty obsahujú platné dáta. Ak je príslušný bit nastavený, obsahuje slot platné dáta (13 bitov – jeden pre každý slot, prvý bit indikuje prítomnosť aspoň jedného platného dátového slotu). Zvyšné bity obsahujú identifikátor kodeku v prípade spojenia viacerých kodekov na jednu zbernicu. Prvé dva dátové sloty slúžia na zápis alebo čítanie registrov kodeku. Prvý slot obsahuje adresu registru (7 bitov) a jeden bit určujúci čítanie alebo zápis. Druhý slot potom obsahuje zapisované dáta (v prípade čítania je nulový). V nasledujúcich slotoch sa prenášajú PCM dáta pre D/A prevodníky, jeden slot pre ľavý a jeden slot pre pravý kanál. Dáta majú šírku 18 bitov, dva najvyššie bity musia byť nulové, a sú vždy prenášané len v dvoch slotoch. Sú to sloty 3 a 4 pre primárny mód alebo sekundárny mód 1, 7 a 8 pre sekundárny mód 2, 6 a 9 pre sekundárny mód 3. Dátové sloty 5,10,11,12 kodek LM4550 nevyužíva a mali by byť vyplnené nulami.

Rámec dátového signálu SDATA_IN má rovnakú štruktúru (13 slotov, 256 bitov). Prvý slot obsahuje informáciu o tom, či sú dáta v nasledujúcich dátových slotoch platné a tiež stavový bit kodeku (ak je nastavený, kodek je pripravený posilať a prijímať dáta). V druhom slotе kodek informuje o tom, v ktorých slotoch mu má riadiaca jednotka posilať dáta (v rámci signálu SDATA_OUT). Tým si vlastne určuje vzorkovaciu frekvenciu pre výstup, pretože kodek považuje prijaté dáta za platné len vtedy, keď im predchádzala žiadosť na odoslanie dát v danom slotе. V prípade, že riadiaca jednotka posila dáta častejšie ako sú posielané žiadosti, kodek dáta, ktorým nepredchádzala žiadosť ignoruje. V prípade, že bola v predchádzajúcom rámci SDATA_OUT prijatá adresa registra s nastaveným príznakom čítania dát, v tomto slotе je táto adresa zopakovaná (echo). V nasledujúcom slotе sa nachádzajú dáta (16 bitov), ktoré si riadiaca jednotka vyžiadala. V prípade, že nebola žiadosť o odoslanie dát z registra prijatá v predošlom rámci SDATA_OUT, je tento slot vyplnený nulami.

Nasledujúce dva sloty obsahujú dáta z A/D prevodníku pre ľavý a pravý kanál (18 bitov každý). Zostávajúce dátové sloty 5 až 12 kodek LM4550 nevyužíva a sú vyplnené nulami.


Riadiaca jednotka nastavuje parametre kodeku pomocou zápisu do registrov. Tabuľka Tab. 1 obsahuje prehľad dôležitých registrov. Na doske Genesys má kodek zapojené dva vstupy: mikrofón (mono) a LINE_IN (stereo) a dva výstupy: LINE_OUT a posilnený výstup na slúchadlá HEADPHONES (obidva stereo). Kodek je nastavený do primárneho módu (nastavenie pomocou úrovne na dvoch pinoch).

Adresa	Názov	Popis
0x00	RESET	Zápis do registru (akákoľvek hodnota) spôsobí reset obvodu (nastavenie pôvodného stavu registrov)
0x02	MASTER VOLUME	Nastavenie zosilnenia výstupu LINE_OUT v rozsahu 0 až 46,5 dB s krokom 1,5 dB, funkcia MUTE
0x04	HEADPHONE VOLUME	Nastavenie zosilnenia výstupu HP_OUT v rozsahu 0 až 46,5 dB s krokom 1,5 dB, funkcia MUTE
0x06	MONO VOLUME	Nastavenie zosilnenia výstupu MONO_OUT v rozsahu 0 až 46,5 dB s krokom 1,5 dB, funkcia MUTE
0x0A	PC BEEP VOL.	Nastavenie zosilnenia vstupu PC_BEEP v rozsahu 0 až 46,5 dB s krokom 1,5 dB, funkcia MUTE
0x0C – 0x18	MIXER INPUT VOLUME	Nastavenie zosilnenia vstupov mixéru v rozsahu +12 až -34,5 dB s krokom 1,5 dB, funkcia MUTE
0x1A	RECORD SELECT	Výber zdroja pre ľavý resp. pravý kanál A/D prevodníka (3 bity/kanál) : 0 – mikrofón, 1 – CD vstup, 2 – VIDEO vstup, 3 – AUX vstup, 4 – LINE_IN vstup, 5 – Stereo Mix vstup, 6 – Mono mix vstup, 7 – PHONE vstup
0x1C	RECORD GAIN	Nastavenie zosilnenia signálu pred vstupom na A/D prevodník v rozsahu 0 až 22,5 dB, s krokom 1,5 dB, funkcia MUTE
0x26	POWERDOWN	Stavový a riadiaci register pre A/D a D/A prevodníky, mixéry a zosilňovače (možnosť vypnutia)
0x2A	AUDIO CONTROL	Zapnutie alebo vypnutie možnosti nastavenia vzorkovacej frekvencie (VRA – Variable Rate Audio). Ak je vypnutá, vzorkovacia frekvencia je určená rámcovou rýchlosťou. Ak je zapnutá je možné vzorkovaciu frekvenciu nastaviť v registri SAMPLE RATE
0x2C – 0x32	SAMPLE RATE	Obsahuje priamo hodnotu vzorkovacieho kmitočtu pre prevodníky (2 x 2 kanály), platné hodnoty v rozsahu 4000 až 48000 Hz, s krokom 1 Hz

Tab. 1: Popis vybraných registrov kodeku AC'97.


3.1.2 A/D a D/A prevodníky

Na digitalizáciu prijímaného signálu bol použitý A/D prevodník AD6645 od firmy Analog Devices. Je to rýchly a výkonný 14 bitový prevodník schopný pracovať do vzorkovacej frekvencie až 105 MHz, dosahuje hodnotu SNR až 74,5 dB a dynamický rozsah (SFDR) až 89 dBc [17]. Je teda schopný priamo vzorkovať signál na krátkych vlnách. Prevod vykonáva postupne v troch stupňoch (postupne 5, 5 a 6 bitový prevod) a výsledok je spojený a korigovaný do 14 bitového výstupného slova vyjadreného v dvojkovom doplnku, ktoré je privedené na paralelný výstup. Prevodník vyžaduje kvalitný hodinový signál s nízkym fázovým šumom (jitterom) a pre optimálny výkon je hodinový signál privedený diferencially. Analógové vstupy prevodníku sú tiež diferencially, pre potlačenie harmonických zložiek, šumu z napájania a potlačenie prieniku signálu oscilátora. Sú posunuté na jednosmernú úroveň 2,4 V, preto je nutné pripojiť vstupný signál pomocou striedavej väzby. V prípade nesymetrického vstupného signálu je nutné ho previesť na diferencially napríklad pomocou transformátora, ktorý pri vhodne zvolených odporoch zároveň zabezpečí aj impedančné prispôbenie na hodnotu $50\ \Omega$ (Obr. 3.2). Na optimálny výkon prevodníku treba prispôbiť aj napájanie (lineárny zdroj jednosmerného napätia a oddelenie analógovej a digitálnej zeme).



Obr. 3.2: Odporúčané pripojenie hodinového signálu (hore) a analógových vstupov (dole) A/D prevodníka AD6645 [17].

Na výstupe vysielачa bol použitý D/A prevodník AD9764 od firmy Analog Devices. Jedná sa o rýchly 14 bitový prevodník dosahujúci rýchlosť až 125 MSPS [18]. Digitálny vstup je paralelný a dáta na vstupe sa prevedú pri nástupnej hrane hodinového signálu. Prevodník má prúdový výstup, ktorého maximum je nastaviteľné v rozsahu 2 až 20 mA pomocou hodnoty odporu. Výstup je možné využiť ako unipolárny alebo bipolárny pomocou transformátora alebo operačného zosilňovača. V našom prípade bol použitý bipolárny výstup cez transformátor (Obr. 3.3). Oba prevodníky boli využité na hotovej doske spolu s SMA konektormi pre analógové vstupy resp. výstupy a VHDC konektory pre digitálne signály (doska bola poskytnutá vedúcim práce).



Obr. 3.3: Odporúčané zapojenie analógového výstupu D/A prevodníka AD9764 [18].

3.2 Softwarové vybavenie

Na implementáciu algoritmov softwarového rádia do FPGA bol použitý programový balík Xilinx ISE Design Suite (verzia 13.3 resp. 12.4). Tento balík ponúka široké možnosti na vytvorenie konfiguračných dát. Tie môžu byť vytvorené buď v prostredí Project Navigator vo forme VHDL modulov, v prostredí EDK napríklad prostredníctvom implementácie mikrokontroléru Microblaze a zdrojových kódov v jazyku C alebo v prostredí System Generator, ktorý predstavuje nadstavbu programu Simulink. Pri vývoji softwaru boli preskúmané všetky spomenuté možnosti.

3.2.1 Prostredie System Generator

Pre implementáciu algoritmov spracovania signálov sa ako najefektívnejšie javí použitie prostredia System Generator kvôli jednoduchšiemu prechodu z modelov vytvorených v programe Simulink. Vytvorené modely zostanú principiálne rovnaké. Dôjde však k zámene blokov, ktoré obsahujú za ich ekvivalenty v prostredí System Generator. Ten obsahuje knižnice blokov na spracovanie signálov (Xilinx Blockset, Xilinx Reference Blockset). Knižnica priamo obsahuje popisy hardwarovej konfigurácie týchto blokov. Užívateľ môže nastavovať len ich základné parametre.

Podobne ako pri predchádzajúcich modeloch je možné vytvárať simulácie správania namodelovaného systému. Ako zdroj vstupného signálu resp. na zobrazenie výstupov sa dajú použiť štandardné bloky programu Simulink (napr. *SineWave*, *Scope*). Medzi výstup signálu zo štandardného bloku a vstup bloku z knižnice Xilinx je však nutné vložiť rozhranie *GatewayIn*, ktoré prevedie signál z formátu *double* na formát s pevnou desatinnou čiarkou (*fixed point*). Medzi jeho hlavné parametre patrí vzorkovacia frekvencia a vlastnosti číselnej reprezentácie signálu (bitová šírka a poloha desatinnej čiarky). Rovnaká situácia je aj pri výstupe signálu. Pred jeho pripojením na štandardný blok je treba vložiť rozhranie *GatewayOut*, ktoré prevedie signál späť na formát *double*.

Väčšina blokov použitých v modeloch systémov, ktoré spracovávajú signály je prakticky totožná s tými, ktoré boli použité v predošlých modeloch. Jedná sa hlavne o bloky vykonávajúce aritmetické operácie ako násobenie, sčítanie/odčítanie, prípadne konštanty (ekvivalenty v knižnici Xilinx: *Mult*, *AddSub*, *CMult* a *Const*). Na rozdiel od modelov v Simulinku, bloky knižníc od Xilinxu pracujú s obmedzenou bitovou šírkou signálu (je potrebné uvážiť užitočný rozsah signálu pre zníženie hardwarových nárokov). Efektívne vyjadrenie hodnôt signálov pri súčasnom zachovaní čo najvyššej presnosti a dynamiky, vyžaduje pozorné sledovanie signálu na jeho ceste systémom.

Úpravu bitovej šírky je možné realizovať rôznymi spôsobmi. Ich využitie závisí od situácie. Nevhodným použitím môže mať signál zníženú presnosť a dynamiku, v najhoršom prípade sa môže signál úplne zdegradovať. Medzi spomenuté bloky patria hlavne bloky *Convert* a *Reinterpret*. Blok *Convert* transformuje signál priamo na zvolený číselný formát. Pri jeho použití dôjde k orezaniu bitov, ktoré presahujú zadané výstupné parametre, čím vzniká už spomenuté riziko poškodenia signálu. Blok *Reinterpret* slúži na posun desatinnej čiarky, teda zmeny počtu celočíselných a zlomkových bitov. Využitie je výhodné napríklad, ak má výstupný signál CIC filtru vysokú hodnotu. Pre spracovanie signálu je výhodné držať hodnotu signálu v rozsahu medzi -1 a +1. V tom prípade je vhodné posunúť desatinnú čiarku až tesne nad najvýznamnejší nastavený bit pri kladnom čísle. Celočíselné bity, ktoré zostanú sú len znamienkové, a preto z nich stačí ponechať iba jeden. Bity na najmenej významných pozíciách (počet závisí na veľkosti posunu) môžu byť potom z hľadiska presnosti vyjadrenia hodnoty signálu zanedbateľné a možno ich bez straty rozlíšenia orezať. Na zmenu číselnej reprezentácie možno taktiež použiť bloky *Slice* a *Concatenate*, ktoré umožňujú zo signálu „vyrezať“ určitý úsek bitov, resp. spojiť dva signály (signály sa poskladajú bitovo vedľa seba).

Na pokročilejšie spracovanie slúži kmitočtová filtrácia. Ako výhodné sa javí pri implementácii v FPGA využitie filtrov typu FIR, ktoré sú ľahko realizovateľné a stabilné. Medzi najjednoduchšiu realizáciu digitálnych filtrov patria filtre typu MAC (Multiply and Accumulate). Vzorky vstupného signálu sú v nich násobené s koeficientmi filtra (počet koeficientov zmenšený o 1 udáva rád filtru) a následne sa sčítajú (akumulujú). Na zrýchlenie filtrácie (zníženie oneskorenia signálu) je možné násobenie a sčítavanie vykonávať paralelne niekoľkými násobičkami a sčítačkami. Použiť možno napríklad filter typu *2-n tap* alebo *4-n tap MAC*, ktorý obsahuje 2 resp. 4 paralelné vetvy. Zrýchlenie filtru je však za cenu väčšej hardwarovej náročnosti pri implementácii (je nutné použiť viac násobičiek a sčítačiek). Návrh charakteristiky filtru je zjednodušený pomocou nástroja *FDATool*, ktorý je súčasťou programu Matlab. Vstupom pre návrh filtru sú jeho parametre, ako medzné frekvencie, vzorkovacia frekvencia a rád filtru. Je možné tiež vybrať aproximáciu filtru. Nástroj priamo zobrazí aj frekvenčnú charakteristiku navrhnutého filtru. Koeficienty filtru je možné exportovať do premennej alebo je možné sa pri nastavovaní bloku *MAC Filter* odvolať na nastavenie nástroja *FDATool* pomocou príkazu *xlfsda_numerator()*.

Vzhľadom na veľký rozdiel medzi frekvenciou modulačného audio signálu (na fónický prenos do 10 kHz) a frekvenciou nosnej vlny (3-30 MHz), je nutné v istom mieste systému vykonať zmenu vzorkovacieho kmitočtu. V prípade vysielača je vzorkovací kmitočet zvyšovaný (interpolácia), v prípade prijímača naopak znižovaný (decimovanie). V modeli je táto funkcia realizovaná pomocou bloku *CIC Filter*. Podľa nastavenia sa správa buď ako interpolátor alebo decimátor. Ďalej je možné nastaviť pomer zmeny vzorkovacej frekvencie, počet stupňov a oneskorenie v jednom stupni. V rámci jedného bloku je možné vykonať len celočíselné násobenie resp. delenie vzorkovacieho kmitočtu. V prípade žiadaného neceločíselného násobku je nutné použiť kaskádu filtrov. CIC filtre sa vyznačujú vysokým ziskom, ktorý je úmerný hodnote interpolačného resp. decimačného pomeru. Preto je na jeho výstupe zväčša nutné upraviť rozsah signálu.

3.2.2 Prostredie ISE Project Navigator

Prostredie ISE Project Navigator slúži na všeobecný vývoj aplikácií pre logické obvody. Okrem spracovania signálov sa jedná o vytváranie rôznej kontrolnej logiky, stavových automatov, rozhraní komunikačných zberníc a podobne. Základným spôsobom vytvárania popisu logického obvodu je štrukturálny popis v jazyku VHDL alebo Verilog. Kód programu je následne preložený počas procesu syntézy do zapojenia registrovej logiky tzv. RTL schéma (Register Transfer Logic). Schéma RTL zobrazí zapojenie vytvorených logických funkcií pomocou štandardných logických blokov ako sú klopné obvody, hradlá alebo registre. RTL schéma je všeobecný popis logickej funkcie, ktorý ešte neberie do úvahy hardware pre realizáciu. Ten vstúpi do hry až pri implementácii dizajnu, ktorá sa skladá z mapovania, umiestnenia a pospájania logických blokov v obvode FPGA (map, place and route). Proces implementácie v kóde vyhľadáva často opakované úseky kódu a snaží sa ich nahradiť optimalizovanými blokmi. Takými blokmi sú napríklad čítače, úseky pamäte, aritmetické operácie (sčítacia, násobička) alebo multiplexery. Ak sú tieto bloky prítomné priamo v hardware, snaží sa ich využiť. Do návrhu už treba zahrnúť obmedzujúce podmienky dané obvodom, do ktorého sa logická funkcia bude implementovať. Tieto podmienky sa zadávajú v podobe tzv. UCF súboru (User Constraints File). Okrem určenia polohy vstupných a výstupných pinov môže ísť napr. o zadanie pracovnej frekvencie. Kompilátor sa pri vytváraní zapojenia snaží splniť zadané podmienky. Informácie o úspešnosti ich splnenia sú po dokončení implementácie uvedené v súhrne (Design Summary). Okrem toho sú vyhodnotené časové parametre výsledného zapojenia (maximálny pracovný kmitočet, latencia obvodu), využitie plochy obvodu, tj. všeobecných logických buniek (LUT) a špecializovaných blokov (IP cores), a tiež výkonové parametre (spotrebovaný výkon, odoberaný prúd). Posledným krokom je vytvorenie konfiguračného súboru, ktorý obsahuje výsledný popis obvodu. Tento súbor sa následne naprogramuje do cieľového obvodu. Firma Xilinx na tento účel vytvorila program iMPACT, ktorý využíva JTAG rozhranie. Pri vývoji však bol použitý program od výrobcu dosky Digilent Adept, ktorý sa k vývojovej doske pripája cez USB (doska obsahuje prevodník USB-JTAG).


Prostredie ISE umožňuje taktiež popis logických funkcií pomocou schematického zapojenia. Jednotlivé bloky sú popísané vlastným VHDL kódom, a pomocou schémy sú pospájané len ich vstupy a výstupy. Schematický popis môže byť často krát prehľadnejší avšak jeho použitie nie je také univerzálne ako v prípade VHDL kódu. Podobne ako System Generator, aj v prostredí ISE je možné vytvorenú logickú funkciu odsimulovať. Simulácia prebieha v tzv. testbench, čo je virtuálna testovacia aplikácia, v rámci ktorej užívateľ môže definovať správanie sa vstupných signálov (stimulov) a následne sledovať výstupné signály alebo aj vnútorné signály blokov. Pre grafické alebo dodatočné spracovanie výstupov simulácie je možné využiť ich zápis do textového či dátového súboru. Údaje sa dajú potom spracovať napríklad v programe Matlab.

3.3 Bloky vytvorené v prostredí System Generator

Ako už bolo spomenuté algoritmy spracovania signálov, tj. modulátory a demodulátory boli vytvorené v prostredí System Generator. Postup pri ich vytváraní bol rovnaký ako pri modeloch v Simulinku, avšak navrhované parametre ako frekvenčné pásmo, vzorkovacia frekvencia a realizácia lokálneho oscilátora, zohľadňovali použitie týchto algoritmov vo výslednom transceiveri.

3.3.1 AM modulátor a demodulátor

Modulátor je principiálne rovnaký ako predchádzajúci počítačový model. Reálny algoritmus je doplnený o úpravu bitového rozsahu výstupného signálu *AM out* na hodnotu 14 bitov, z toho 13 je zlomkových. Tento rozsah je určený číselnou reprezentáciou, s ktorou pracuje použitý D/A prevodník, ktorý namodulovaný signál privedie na výstup transceiveru. Na Obr. 3.4 je vytvorený blok AM modulátoru, spolu s uvedenými bitovými šírkami signálov.



Obr. 3.4: Schéma AM modulátoru.

Prvým vstupným signálom je modulačný signál *Modulate* z nízkofrekvenčného A/D prevodníka v kodeku AC'97. Jeho bitová šírka je daná parametrami prevodníka, teda 18 bitov z toho 17 zlomkových. Ďalším vstupom je hĺbka modulácie *Modulation Depth*, ktorá je zadaná užívateľom pomocou užívateľského rozhrania. Prípustné sú hodnoty od 0 po 98. Riadenie vstupného signálu umožňuje nastavenie hĺbky modulácie s presnosťou na 2 %. Posledným vstupom je nosná vlna *Carrier*, ktorá sa získa zo syntezátora DDS, ktorý je spoločný pre všetky modulátory a demodulátory, a bude popísaný samostatne. Výstupom je priamo AM signál.

AM demodulátor využíva synchronnú demoduláciu signálu (Obr. 3.5). Prijímaný AM signál je násobený s referenčnou nosnou vlnou. Tá sa získa pomocou jednoduchého PLL systému, ktorý pomocou detekcie fázovej a frekvenčnej odchýlky prijímaného signálu a signálu lokálneho oscilátora generuje signál, ktorý doladí lokálny oscilátor tak, aby odchýlka bola prakticky nulová. Ladiaci signál je z výstupu označeného ako *DDS TUNE* privedený na riadiaci vstup lokálneho oscilátora, ktorý je realizovaný pomocou DDS syntezátora. Signál na výstupe násobičky prijímaného signálu a referenčnej nosnej vlny je ďalej filtrovaný CIC filtrom, ktorý tisíckrát zníži jeho vzorkovaciu frekvenciu, čím ho zároveň frekvenčne obmedzí, a teda odfiltruje súčtovú zložku násobenia. Po úprave číselnej reprezentácie signálu v dôsledku veľkého zisku CIC filtru, je signál ďalej filtrovaný pomocou hornej priepuste, čím je v signáli potlačená jednosmerná zložka. Použitý bol filter 39. rádu s medznou frekvenciou asi 200 Hz. Demodulovaný signál je ďalej upravený do číselnej reprezentácie vhodnej pre nízkofrekvenčný výstup kodeku.

3.3.2 SSB modulátor a demodulátor

SSB modulátor aj demodulátor je založený na princípe Weaverovej metódy, ako to je aj v predchádzajúcich počítačových modeloch. Na základe tejto metódy musí modulátor obsahovať špeciálny syntezátor DDS s kvadrátúrnym výstupom, ktorého výstupný kmitočet sa nastaví na polovicu šírky pásma modulačného signálu (Obr. 3.6). Modulačný signál sa kvadrátúrne zmiešava s týmto pomocným signálom (1,5 kHz) a následne je filtrovaný. Medzný kmitočet filtra je polovica šírky pásma. O druhu SSB modulácie rozhoduje práve charakter filtra, ktorý je buď typu horná priepusť (LSB) alebo dolná priepusť (USB). Vstupný signál prechádza obidvomi filtermi k demultiplexeru, ktorý na základe riadiaceho signálu *Sideband* vyberie, ktorý signál bude ďalej pokračovať. Keďže filtrácia vyžaduje strmý prechod z priepustného pásma do nepriepustného, je filter realizovaný na nízkej vzorkovacej frekvencii (100 kHz) a po filtrácii sa interpoluje na výslednú vzorkovaciu frekvenciu. Po filtrácii a zmene vzorkovacieho kmitočtu je nutné rozsah signálu upraviť do vhodného tvaru. Z celého rozsahu sa vyberú platné bity v rámci presnosti danej vstupným A/D prevodníkom (18 bitov). Nasleduje zmiešavanie s nosnou vlnou, ktorej kmitočet musí byť zväčšený o polovicu šírky pásma modulačného signálu. To zabezpečí výstup z modulátora na ladiaci vstup lokálneho oscilátora (signál *Bandwidth/2*). Obsahuje hodnotu ladiaceho parametra, aby správne doladil oscilátor (posun o 1500 Hz). Po zmiešavaní na kmitočet nosnej vlny sú obe kvadrátúrne vetvy sčítané a výstupný signál je upravený na rozsah výstupného D/A prevodníku.


V prípade demodulátoru je tok signálu opačný. Signál sa najprv zmiešava kvadrátúrne s posunutou nosnou vlnou (Obr. 3.7). Následne je signál v každej vetve decimovaný na nižší vzorkovací kmitočet (100 kHz) kvôli jednoduchšej realizácii následného kmitočtového filtra. Filtrácia a výber žiadaného pásma prebieha rovnakým spôsobom ako pri modulátore. Filtrovaný signál sa ešte zmiešava s pomocnou nosnou, ktorú generuje špeciálny syntezátor podobne ako pri modulátore. Výstupy z oboch vetiev sa sčítajú a vznikne demodulovaný signál. Demodulátor obsahuje opäť bloky na úpravu bitovej šírky signálu.

3.3.3 FM modulátor a demodulátor


FM modulátor využíva na svoju činnosť hlavný syntezátor. Samotný blok modulátoru potom tvorí len násobička modulačného signálu s frekvenčným zdvihom, ktorý je vhodne váhovaný pre správne rozladovanie syntezátora (Obr. 3.8). Výstup modulátora je potom tvorený priamo signálom zo syntezátora (*FM input*).

Demodulátor využíva systém fázového závesu PLL (Obr. 3.9). Tento systém deteguje fázovo-frekvenčnú odchýlku medzi prijímaným FM signálom a referenčným signálom. Generovaný chybový signál, ktorý doladzuje hlavný oscilátor, je po filtrácii demodulovaným signálom. Systém fázového závesu je totožný so systémom použitým pri AM demodulácii. Chybový signál je pred privedením na výstup demodulovaného signálu decimovaný, čím sa tiež potlačia vyššie frekvenčné zložky. Následne je odfiltrovaná prípadná jednosmerná zložka, vzniknutá nepresným počiatočným nastavením syntezátora. Nevyhnutnosťou je doplnenie o bloky upravujúce bitový rozsah signálu. Úroveň demodulovaného signálu závisí na hodnote frekvenčného zdvihu prijímaného FM signálu. Preto bol na výstup demodulátoru pridaný multiplexer, ktorý na základe nastavenia prepínačov na nastavenie zisku, zmení zosilnenie výstupného demodulovaného signálu.







Obr. 3.6 : Schéma SSB modulatoru s nastavitelným postranným pásmom.



Obr. 3.7 : Schéma demodulátoru SSB.



Obr. 3.8 : Schéma FM modulátoru.




Obr. 3.9 : Schéma FM demodulátoru so systémom PLL.

3.3.4 CW modulátor a demodulátor

CW modulácia má dvojstavový charakter, preto je na privedenie modulačného signálu zbytočné využívať A/D prevodník, ale využije sa priamo digitálny vstup s rozmerom jedného bitu. Pre zúženie spektra vysielaného signálu je nábeh do stavu log.1 a zostup do stavu log.0 pozvoľný. Táto pozvoľnosť je zabezpečená pomocou čítača a násobičky. V prípade, že je na vstupe log. 1, počíta čítač smerom nahor až dosiahne maximum. Výstup čítača je násobený s nosnou vlnou, čím na výstupe vzniká nosná vlna s rastúcou amplitúdou. Po dosiahnutí vrcholu čítača je amplitúda konštantná. Keď sa na vstupe objaví log. 0, začne čítač počítať smerom nadol až dosiahne nulu. Tým sa amplitúda vysielaného signálu postupne znižuje. Pre funkčnú jednoduchosť bol tento modulátor vytvorený v prostredí ISE prostredníctvom VHDL kódu.


Demodulátor využíva zmiešavanie prijímaného signálu s odladeným signálom hlavného oscilátora (od kmitočtu prijímaného signálu). Veľkosť odladenia je vstupným parametrom demodulátora a jeho hodnota sa privedie priamo na ladiaci vstup hlavného syntezátora. Po zmiešavaní sa vyberie rozdielová zložka, ktorej frekvencia je rovná frekvencii odladenia a mala by byť v audio pásme. Filtráciu zabezpečí CIC filter, ktorý zároveň decimuje výstupný signál na menší vzorkovací kmitočet. Výstupný signál s upravenou bitovou šírkou je ďalej privedený na nízko-frekvenčný výstup (Obr. 3.10).



Obr. 3.10 : Schéma CW demodulátoru.

3.3.5 Syntezátory


Transceiver využíva celkovo tri syntezátory DDS. Najviac využívaný je syntezátor, ktorý generuje nosnú vlnu (Obr. 3.11). Preto musí byť preladiateľný až do kmitočtu 30 MHz. Jeho vzorkovacia frekvencia je teda až 100 MHz. Z výstupov je využívaný hlavne sínusový, ale pri kvadrátornom spracovaní signálu (SSB) sa využije aj kosínusový výstup. Výstupný kmitočet je riadený dvomi parametrami. Prvým je pevná frekvencia, ktorá je zadaná užívateľom (v MHz). Druhým sú ladiace dáta, ktorých zdrojom je aktuálne používaný modulátor alebo demodulátor (v Hz). Bitová šírka výstupného signálu je 14 bitov v rozsahu od -1 po 1. Keďže transceiver pracuje v polovičnom duplexe, stačí na jeho chod jeden hlavný syntezátor, ktorý sa podľa nastavenia prepína medzi aktuálne využívanými modulátormi resp. demodulátormi.



Obr. 3.11 : Schéma hlavného oscilátora (DDS).

Modulácia SSB vyžaduje použitie pomocného syntezátora. Jeho kmitočet sa mení v rozmedzí frekvenčného pásma modulačných signálov, preto na jeho taktovanie stačí vzorkovacia frekvencia 100 kHz. Nachádza sa v bloku modulátoru aj demodulátoru.

Posledný syntezátor je využitý ako generátor testovacieho modulačného signálu Obr. 3.12. Preto je riadený s hodinovou frekvenciou 100 kHz. Frekvencia výstupného signálu sa nastavuje rovnakým signálom ako kmitočet záznejového signálu pri CW demodulácii (vstup *Test Freq*). Rozsah frekvencií je teda od 200 Hz do 3000 Hz. Okrem testovacieho modulačného signálu, slúži ako audio indikácia CW vysielania.



Obr. 3.12 : Syntezátor pre generovanie testovacieho signálu.

3.4 Bloky vytvorené v ISE Project Navigator

V prostredí ISE Project Navigator boli vytvorené bloky na spracovanie nízkofrekvenčných signálov (komunikácia s kodekom), bloky riadenia toku signálu (tj. prepínanie medzi prijímačom a vysielateľom, výber modulácie) a bloky užívateľského rozhrania (spracovanie signálov z tlačidiel, výstup na LCD displej a signalizačné LED diódy). Dôvodom bolo ich prehľadnejšie spracovanie v porovnaní s prostredím System Generator.

3.4.1 Hodinové signály


V transceiveri je ako hlavný hodinový signál použitý signál z kryštálového oscilátora umiestneného priamo na doske vývojového kitu s frekvenciou 100 MHz. Tento signál je priamo použitý ako hodinový pre bloky snímajúce tlačidlá (debouncery). Pre ostatné radiace a DSP bloky je použitý ako hodinový signál výstup z bloku DCM. Ten je zároveň pripojený na globálny rozvod hodinového signálu, čím je zaistený minimálny časový rozdiel medzi príchodmi hrán hodinového signálu k jednotlivým blokom.

Niektorým blokom postačuje hodinový signál s nižším kmitočtom. Jedná sa napríklad o ovládač displeja (250 kHz) alebo bloky obsluhujúce tlačidlá (1 kHz). Zníženie taktovacieho kmitočtu spôsobí zníženie dynamického odberu obvodu FPGA. V oboch prípadoch je zníženie kmitočtu vykonané pomocou signálu *clock enable*. Tento postup je založený na tom, že spomenuté bloky reagujú na hranu hodinového signálu, len ak je pomocný signál v log. 1. Výsledný taktovací kmitočet, na ktorom blok reálne pracuje je potom rovný kmitočtu pomocného signálu. Keďže jednotka DCM umožňuje vytvárať signály s frekvenciou minimálne niekoľko MHz, je potrebné, aby pomocné signály boli vytvorené pomocou jednoduchého delenia frekvencie. Vytvorený blok delenia kmitočtu obsahuje tri voľnobežné čítače so skráteným cyklom, ktoré počítajú do určenej hodnoty. Prvý čítač slúži na vydelenie hlavného kmitočtu 100 MHz na hodnotu 1 MHz (vrchná hranica čítača je 99) a druhý na hodnotu 250 kHz (vrchná hranica čítača je 399). Pre získanie signálu s kmitočtom 1 kHz, je signál s frekvenciou 1 MHz ďalej

podelený pomocou tretieho čítača, ktorý počíta po hodnotu 999. V porovnaní s využitím jednotky DCM, je delenie kmitočtu pomocou čítačov menej presné, čo sa týka hodnoty kmitočtu a fázového zrovnania výstupných signálov. Avšak na nízkych kmitočtoch a v blokoch, kde táto presnosť nie je kritická, je vytvorený signál postačujúci.

3.4.2 Nízkofrekvenčné rozhranie

Ako už bolo spomenuté, rozhranie pre audio signály je sprostredkované pomocou kodeku AC'97. Od výrobcu vývojovej dosky bolo dodané jadro bloku, ktorý s týmto kodekom komunikuje (Obr. 3.13). Toto jadro sa stará o všetky nižšie vrstvy komunikácie. Treba ho len doplniť riadiacim blokom, ktorý kodek vhodne nakonfiguruje a následne riadi prenos audio signálov v oboch smeroch.



Obr. 3.13: Schematické zapojenie blokov pre komunikáciu s kodekom AC'97.

Konfigurácia kodeku sa skladá zo zápisu do jeho riadiacich registrov. Je treba povoliť žiadané vstupy pre A/D prevodník (mikrofón pre obidva kanály) a výstupy pre D/A prevodník (slúchadlový alebo linkový výstup). Ďalej sa nastavuje zosilnenie resp. útlm daného vstupného signálu (po zapnutí sú všetky vstupy a výstupy stlmené). Posledným nastavením sú vzorkovacie frekvencie pre prevodníky. Správne nakonfigurovaný kodek ďalej pracuje už len s audio dátami. Keďže sú všetky modulátory a demodulátory jednokanálové, je využitý len jeden kanál kodeku.

Riadiaci blok dodáva komunikačnému jadru všetky potrebné dáta pre kodek. Zo vstupných dát sa v jadre poskladajú jednotlivé sloty rámca. Signál *TAG_IN* indikuje, či sú posielané platné konfiguračné alebo audio dáta. Signál *ID* informuje o režime kodeku. V tomto prípade je napevno nastavený na nulu (primárny kodek). Signály *RNW*, *ADDR* a *DATA_WR* slúžia na odoslanie príznaku zápisu/čítania, adresu registra a dáta na zápis do registra. V prípade, že sú posielané len audio dáta, na ich hodnote nezáleží. Vstupy *PCM_OUT_L* resp. *PCM_OUT_R* sú určené pre nízkofrekvenčný výstup. Na oba kanály sú privedené rovnaké signály (mono). Zvyšné signály slúžia na riadenie jadra. Signál *RESET* prepne jadro do počiatočného stavu a signál *LOAD* slúži na aktivovanie prvého zápisu dát do výstupného rámca. V ďalšom behu je aktivovanie zápisu riadené výstupným signálom *DONE*. Dáta sú teda posielané neustále.

Podobne je rozložený prijatý rámec, a dáta z neho sú privedené na výstup jadra. Riadiaci blok využíva okrem prijímaných audio dát pre vytvorenie modulačného signálu len signál *SLOT_VALID*, ktorý informuje o stave kodeku a platnosti prijímaných dát. Tabuľka Tab. 2 ukazuje postupnosť posielania konfiguračných dát. Rozhranie je možné tiež využiť na ovládanie hlasitosti výstupného audio signálu. Na základe užívateľského vstupu môže byť register nastavujúci hlasitosť nastavený na žiadanú hodnotu (register *PCM_OUT*, adresa 0x04).


Poradie	Adresa	Dáta	Popis
1	0x00	ľubovoľné	Resetovanie kodeku, zápis ľubovoľných dát
2	0x04	0x0010	Nastavenie hlasitosti výstupu HEADPHONE
3	0x0E	0x8008	Nastavenie hlasitosti mikrofónového vstupu
4	0x1A	0x0000	Výber nahrávacieho vstupu (mikrofónový)
5	0x1C	0x0002	Zosilnenie na vstupe (Record Gain)
6	0x18	0x0808	Nastavenie výstupného zosilnenia/útlmu
7	0x20	0x8000	Kontrolný register, vypnutie spätnej slučky a 3D efektu
8	0x2C	0x1F40	Nastavenie vzorkovacej frekvencie pre D/A prevodník (10 kHz)
9	0x32	0x1F40	Nastavenie vzorkovacej frekvencie pre A/D prevodník (10 kHz)

Tab. 2: Sekvencia konfiguračných príkazov kodeku AC'97.

3.4.3 Vysokofrekvenčné rozhranie


Vysokofrekvenčné rozhranie je tvorené blokmi rýchleho A/D a D/A prevodníka. Pre ich správnu funkciu je potrebné hlavne správne nastaviť ich hodinové signály. Pri D/A prevodníku je dôležité dodržať dobu potrebnú pre ustálenie vstupných dát pred privedením aktívnej hrany hodinového signálu (tzv. setup time t_s , Obr. 3.14). Výrobcom udávaná doba je 2 ns. Dodržanie tejto požiadavky je zariadené vzájomným fázovým posunutím hodinového signálu pre blok, ktorý aktualizuje dátové výstupy a hodinového signálu pre D/A prevod o 90° tj. o štvrtinu periódy. Pri frekvencii hodinového signálu 100 MHz je potom hodnota doby predstihu 2,5 ns.

Rovnakú hodnotu má aj doba držania vstupných dát (input hold time t_H), čím je splnená aj táto požiadavka na časovanie (výrobca udáva hodnotu 1,5 ns). Na vytvorenie stabilného fázového posunu signálov bola využitá jednotka DCM. D/A prevodník vyžaduje pre svoju funkciu prijímať dáta bez znamienka. Všetky signály v transceiveri však majú znamienkový formát. Preto je potrebné vstupné dáta previesť na neznamienkové a to tak, že sa rozsah posunie z intervalu -8192 až 8191 (14 bitové číslo) na interval 0 až 16383. Stredná hodnota pôvodného rozsahu (0) sa posunie do stredu neznamienkového rozsahu (pri 14 bitovom rozsahu to je hodnota 8192). Záporné hodnoty signálu sú prevedené na dvojkový doplnok a odčítané od strednej hodnoty rozsahu, kladné hodnoty signálu sú zväčšené o strednú hodnotu rozsahu.



Obr. 3.14: Časovanie signálov v D/A prevodníku AD9764 [18].

Pri práci s A/D prevodníkom sa využíva okrem hodinového signálu aj jeho riadiaci výstup *Data Ready* (Obr. 3.15), ktorý informuje o prítomnosti platných dát na digitálnych výstupoch A/D prevodníka. Signál *Data Ready* je inverznou a posunutou kópiou hodinového signálu. Podľa informácií výrobcu sa signál *Data Ready* nastaví do vysokej úrovne po štyroch taktových hodinového signálu od jeho prvej aktívnej hrany. Doba medzi nástupnou hranou hodinového signálu a zostupnou hranou signálu *Data Ready* je udávaná v rozmedzí 1 až 3 ns. Pre správne čítanie dát je teda potrebný stabilný hodinový signál alebo je treba hodinový signál pre sledovanie signálu *Data Ready* mierne posunúť pred signál taktujúci A/D prevodník. Obe možnosti úpravy signálov opäť zaistí jednotka DCM.



Obr. 3.15: Časovanie signálov v A/D prevodníku AD6645 [17].

Riadenie dátového vstupu pre prevodníky resp. výstupu z prevodníkov je implementované pomocou multiplexerov (prijímač) a demultiplexerov (vysielač), ktoré nasmerujú dáta podľa aktuálneho nastavenia transceiveru.

3.4.4 Riadenie spracovania signálu


O riadenie toku dát v transceiveri sa starajú multiplexery a demultiplexery (Obr. 3.17). Tie vhodne prepínajú a smerujú signály na základe nastavenej modulácie a režimu transceiveru. Nastavenú moduláciu určujú adresné vstupy pre multiplexery a demultiplexery. Podobne režim transceiveru je určený stavom povoľovacieho signálu. Povoľovacie signály pre vetvu prijímača a vysielača sú navzájom inverzné.

Nízkočfrekvenčný vstupný multiplexer (z pohľadu vysielača) nasmeruje modulačný signál z kodeku na vstup zvoleného modulátoru na základe nastavenia adresných vstupov. Na ostatných výstupoch multiplexeru je konštantný nulový signál. V prípade nastavenej modulácie CW je na výstup multiplexeru privedený digitálny vstup, na ktorý

je pripojený kľúč. Vstupný multiplexer má okrem toho povoľovací vstup. Je aktívny, len ak pracuje transceiver v režime vysielania. Z výstupov modulátorov sú signály privedené na vysokofrekvenčný výstupný demultiplexer, ktorý z nich vyberie signál, ktorý sa privedie na vstup rýchleho D/A prevodníku. Výber je uskutočnený opäť na základe adresného signálu.

Vysokofrekvenčný vstupný multiplexer (z pohľadu prijímača) nasmeruje prijímaný signál z A/D prevodníka na vstup vybraného demodulátoru. Na ostatných výstupoch multiplexeru je konštantný nulový signál. Multiplexer je aktívny len v prípade nastaveného režimu prijímača. Posledným prepínačom v signálovej ceste je nízko-frekvenčný výstupný demultiplexer. Z výstupov demodulátorov vyberie na základe adresného signálu demodulovaný signál a privedie ho na vstup kodeku (po vhodnej filtrácii).

Niektoré modulátory a demodulátory vyžadujú pre svoju činnosť, aby sa upravovala hodnota kmitočtu hlavného oscilátora. Preto blok DDS obsahuje vstup pre ladenie výstupného kmitočtu. Na tento vstup sú dáta privedené opäť cez demultiplexery (Obr. 3.16). Najprv sa na základe nastavenej modulácie vyberú v rámci dvoch demultiplexerov ladiace signály z vybraného modulátoru a demodulátoru. Ďalší demultiplexer vyberie z tejto dvojice jeden signál podľa toho, či je nastavený režim prijímača alebo vysielача. V prípade, že niektorý modulátor alebo demodulátor nepotrebuje ladiť hlavný oscilátor, je ladiaci signál nulový.




Obr. 3.16 : Demultiplexer pre výber ladiaceho signálu pre hlavný oscilátor.

3.4.5 Uživatelské rozhranie


Užívateľské rozhranie transceiveru sa skladá z LCD displeja, tlačidiel, prepínačov a signalizačných LED diód. Všetky hlavné informácie pre užívateľa sú zobrazené na displeji. Jedná sa o typ nastavenej modulácie, hodnotu parametru modulácie (AM - hĺbka modulácie, FM – frekvenčný zdvih, CW – frekvencia záznejového signálu, SSB – vybrané postranné pásmo) a aktuálnu hodnotu kmitočtu hlavného oscilátora. Nastavenia možno meniť pomocou tlačidiel. Využitý na to je dvojosý navigačný kríž – tlačidlá hore/dole slúžia na posun medzi parametrami, tlačidlá vľavo/vpravo menia hodnotu

vybraného parametru. Zostávajúce dve tlačidlá sú využité na nastavovanie hlasitosti audio výstupu. Aktuálnu hodnotu hlasitosti zobrazujú signalizačné LED diódy v podobe bargrafu. Na prepínanie režimu transceiveru slúži jeden z prepínačov. Podľa jeho nastavenia pracuje transceiver buď ako prijímač alebo vysielateľ.



Obr. 3.17 : Multiplexery a demultiplexery pre smerovanie signálov.

Na ovládanie LCD displeja (typ Sitronix ST7066U) bol použitý ovládač vo forme VHDL modulu prevzatého z [19]. V module bola upravená inicializačná sekvencia, aby ovládač s displejom fungoval. Modul ovládača má tri riadiace (*Enable*, *Read/Write* a *Register Select*) a 8 dátových signálov. Vstupom je dátový signál a riadiaci signál, ktorý spúšťa prenos dát k displeju. O prebiehajúcom prenose dát informuje signál *Busy*, ktorý je aktívny vo vysokej úrovni. Ovládač vyžaduje dva hodinové signály – hlavný systémový a pomocný pre časovanie komunikácie (250 kHz). Originálny ovládač obsahuje aj resetovací signál, ktorý je však využitý len pri prvej inicializácii.



Obr. 3.18: Bloková schéma užívateľského rozhrania s tlačidlami a LCD displejom.

Dáta pre displej riadi špeciálny blok (Obr. 3.18). Ten obsahuje pole 32 znakov, teda jednej celej obrazovky displeja. Toto pole sa vyplní znakmi na základe aktuálnej hodnoty riadiacich signálov – nastavená modulácia, hodnota parametru modulácie, hodnota frekvencie a poloha kurzoru. Blok zachytáva stlačenie tlačidiel navigačného kríža a na základe stavového automatu mení hodnoty riadiacich signálov. Po zmene niektorého z týchto signálov nastane aktualizácia poľa znakov a následne ich odoslanie do ovládača displeja. Aby mohli byť zobrazené číselné hodnoty parametrov, bolo potrebné implementovať prevodník binárneho čísla do BCD kódu. Použitý bol sekvenčný prevodník, ktorý využíva posuvný register a sčítavanie, a preto nie je náročný na hardwarové prostriedky [20]. Okrem dátových signálov pre zobrazenie dát tento blok vytvára aj signály pre riadenie transceiveru - hodnota frekvencie, adresné signály pre multiplexery a demultiplexery (nastavenie modulácie), hodnoty parametrov modulátorov alebo demodulátorov. Tieto signály sa aktualizujú pri stlačení tlačidiel v rámci stavového automatu. Signály z tlačidiel prechádzajú cez bloky, ktoré odstraňujú prípadné zákmity (tzv. debouncery).

Dve tlačidlá boli použité na ovládanie hlasitosti výstupu kodeku. Pri ich stlačení sa mení hodnota signálu, ktorý určí hodnotu útlmu v riadiacom registri kodeku. Táto funkcia je implementovaná v rámci riadiaceho bloku kodeku. Aktuálna hodnota hlasitosti je zobrazená pomocou bargrafu zloženého z ôsmich LED diód.

3.5 Výsledná konfigurácia obvodu FPGA

Celková konfigurácia obvodu FPGA pre funkciu transceiveru bola vytvorená ako schematický top-level modul v prostredí ISE. V rámci schémy boli vhodne poprepájané jednotlivé funkčné bloky, a zapojené boli aj všetky potrebné vstupné a výstupné signály (pripojenie na piny FPGA, definícia v súbore UCF). Celkovú schému zapojenia je možné nájsť v prílohe. Keďže logické bunky použitého obvodu FPGA sú typu SRAM, konfiguračný súbor bol naprogramovaný do pamäte typu FLASH umiestenej na doske Genesys. Po pripojení napájania sa obvod FPGA automaticky nakonfiguruje podľa dát uložených v pamäti FLASH (rozhranie BPI – Byte Peripheral Interface). V tabuľke Tab. 3 je uvedený prehľad využitia jednotlivých častí obvodu FPGA pri implementácii transceiveru.

Druh logiky	Použité [-]	Dostupné [-]	Využitie [%]
Registre	12884	28800	44
LUT	12900	28800	44
Plne využité páry LUT-FF	7933	17851	44
IOB bloky	71	480	14
Bloková pamäť RAM	27	60	45
Globálny rozvod hodinového signálu	5	32	15
Bloky DCM	2	12	16
Aritmetické bloky DSP48E	47	48	97


Tab. 3: Využitie dostupnej logiky v obvode Virtex 5.

3.5.1 Funkčný popis transceiveru

Na Obr. 3.19 je zobrazený vývojový kit Genesys nakonfigurovaný ako transceiver. Zvýraznené sú jednotlivé hardwarové funkčné časti. V hornej časti dosky sa nachádza obvod kodeku AC'97 spolu s konektormi typu JACK (konektor 1 – výstup na slúchadlá, konektor 2 – vstup pre mikrofón). V dolnej časti je umiestnené užívateľské rozhranie s LCD displejom (3), navigačným krížom (ovládanie, 5), dvomi tlačidlami (ovládanie hlasitosti, 4 a 6), prepínačmi (ovládanie režimu transceiveru, 10, 11 a 12) a bargrafom z LED (indikátor aktuálnej hlasitosti, 7). Prepínače 8 a 9 slúžia na nastavenie zisku pre demodulátory. Na pravej strane dosky je konektor (13) pre pripojenie externej dosky s rýchlymi prevodníkmi. Na externej doske je konektor pre analógový vstup z antény (14) a pre analógový výstup do antény (15).

3.5.2 Ovládanie transceiveru

Základné ovládanie transceiveru je sprostredkované navigačným krížom a prepínačmi. Ovládacie menu, ktoré je zobrazené na LCD displeji sa skladá z troch častí: nastavenie modulácie, nastavenie parametru modulácie a nastavenie frekvencie hlavného oscilátoru. Prechod medzi nastaveniami je riadený polohami UP a DOWN navigačného kríža. Aktuálne vybrané nastavenie indikuje znak „ * “ na displeji. Pomocou polôh LEFT a RIGHT navigačného kríža dochádza k zmene hodnoty aktuálne vybraného parametru transceiveru. V prípade nastavenej modulácie možno prepínať medzi hodnotami: AM, FM, CW a SSB. Každá z modulácií má určený jeden parameter, ktorý je možné meniť, keď je kurzor na nastavení parametru modulácie. Sú to parametre: hĺbka modulácie (AM), citlivosť frekvenčného modulátoru (FM), kmitočet audio signálu (CW) a výber postranného pásma (SSB). Podrobný popis nastavení je v tabuľke Tab. 4.



Obr. 3.19 : Transceiver a jeho časti.

Prepínače slúžia na prechod medzi rôznymi režimami transceiveru. Prepínač RX/TX (11) určuje, či transceiver pracuje ako prijímač alebo vysielateľ. V prípade, že je v režime vysielateľa, je možné ako modulačný signál aktivovať testovací harmonický signál (s frekvenciou nastavenou v rámci parametru CW modulácie) pomocou prepínača TEST/MIC (10). Ak je prepínač v dolnej polohe, modulačným signálom je signál z mikrofónu. V režime prijímača sa toto nastavenie neprejaví. Prepínač označený na Obr. 3.19 číslom 12 slúži na spínanie pre moduláciu CW. Prepínače na nastavenie zisku demodulátorov umožňujú nastaviť 4 úrovne zisku, prepínač 8 predstavuje LSB kódového slova nastavenia, a prepínač 9 MSB kódového slova nastavenia.

Zvyšné dve tlačidlá umožňujú nastaviť hlasitosť nízko-frekvenčného výstupu do slúchadiel. Ako štandardne ľavé tlačidlo slúži na zníženie hlasitosti a pravé na jej zvýšenie. Bargraf z LED ukazuje aktuálne nastavenie (rozlíšenie 8 krokov).


Modulácia	Parameter	Rozsah nastavenia	Krok nastavenia
AM	Hĺbka modulácie	0 – 98 %	2 %
FM	Frekvenčný zdvih	10 – 200 kHz	5 kHz
CW	Kmitočet zázneju a testovacieho signálu	200 – 3000 Hz	100 Hz
SSB	Postranné pásmo	LSB, USB	-
Frekvencia	-	3 – 30 MHz	100 kHz

Tab. 4 : Možnosti nastavenia transceiveru.


3.5.3 Parametre transceiveru

Po oživení transceiveru boli overené všetky jeho funkcie pomocou merania výstupov. V režime vysielateľa boli zmerané výstupy vo frekvenčnej oblasti pomocou spektrálneho analyzátoru. Ako modulačný signál bol použitý testovací harmonický signál s frekvenciou 1 kHz. AM signál bol zmeraný pre tri hodnoty hĺbky modulácie v spektre (Obr. 3.20 hore), aj v čase (Obr. 3.21). Zo spektra možno určiť, že napäťové úrovne postranných pásiem sú v súlade so vzťahom (8). Podobne bol zmeraný FM signál pre tri hodnoty frekvenčného zdvihu (Obr. 3.20 dole). Na spektrách FM signálov je možné si všimnúť platnosť vzťahu pre šírku pásma (14) tj. parameter OBW (Occupied Bandwidth). V spektrálnej oblasti bol skúmaný aj signál SSB (Obr. 3.23). Pre moduláciu LSB je potlačenie druhého pásma až 80 dB, pre moduláciu USB je potlačenie druhého pásma až 50 dB. Signál CW bol sledovaný v časovej oblasti, a to hlavne prechod signálu medzi stavmi ON a OFF. Doba náběhu a poklesu je asi 2,5 ms (Obr. 3.22).


Na strane prijímača bol zmeraný výstup demodulátorov (Obr. 3.24). Vo všetkých prípadoch bol na generátore nastavený nosný kmitočet 3 MHz, modulačný kmitočet 1 kHz (okrem CW) a výstupná úroveň 100 mV_{pp} (okrem AM). Pri AM signáli bola úroveň 800 mV_{pp} a hĺbka modulácie 50 %. Pri FM signáli bol frekvenčný zdvih 70 kHz. Pri CW signáli bol nastavený záznejový kmitočet pre demodulátor na hodnotu 1 kHz. Vo všetkých prípadoch bol nastavený minimálny zisk demodulátorov (oba prepínače vo vypnutej polohe).




Obr. 3.20 : Spektrum AM signálu pre hĺbku modulácie 25 %, 50 % a 75 % (hore), spektrum FM signálu pre frekvenčný zdvih 20 kHz, 50 kHz a 100 kHz (dole).




Obr. 3.21: Časový priebeh AM signálu pre hĺbku modulácie 25 %, 50 % a 75 %.



Obr. 3.22 : Nábeh CW signálu zo stavu OFF do stavu ON.




Obr. 3.23 : Spektrum SSB signálu: vľavo LSB, vpravo USB.




Obr. 3.24: Spektrum demodulovaného AM (vľavo), FM (v strede) a CW (vpravo) signálu.

Pri demodulácii SSB signálu bola sledovaná schopnosť demodulátoru potlačiť nežiaduce postranné pásmo. Na Obr. 3.25 je zobrazené porovnanie výstupu demodulátoru nastaveného na demoduláciu LSB signálu, keď je prijímaný signál LSB (vľavo) a signál USB (vpravo). Potlačenie signálu USB je asi 52 dB. Podobne je na Obr. 3.26 zobrazená situácia pri demodulátore v režime USB, keď je prijímaný USB signál (vľavo) a signál LSB (vpravo). V tomto prípade je potlačenie až 57 dB.

Transceiver bol otestovaný aj pre prenos reálnych audio signálov. Signál vysielaný testovacím transceiverom bol prijatý a správne demodulovaný iným prijímačom. Prijímač transceiveru bol otestovaný napr. správnou demoduláciou FM rozhlasu (zmiešaného na medzifrekvenciu 10,7 MHz).



Obr. 3.25: Porovnanie výstupu LSB demodulátoru pri prijíme LSB (vľavo) a USB (vpravo) signálu.



Obr. 3.26: Porovnanie výstupu USB demodulátoru pri prijíme USB (vľavo) a LSB (vpravo) signálu.

4 ZÁVER

Prvá časť práce zaoberajúcej sa softwarovým transceiverom pre pásmo krátkych vln bola zameraná na teoretické pozadie problematiky. Preskúmané boli architektúry softwarových rádii, ich vlastnosti ako aj vlastnosti ich jednotlivých blokov. Keďže v rámci ďalšieho pokračovania práce sa predpokladalo využitie vývojovej dosky Virtex-4, v rámci opisu konkrétnych blokov boli predstavené súčiastky použité práve v tejto doske (A/D, D/A prevodníky, FPGA). Dosku je potrebné doplniť o vstupné a výstupné obvody, preto bol dôraz kladený na vstupný zosilňovač (LNA), systém AGC a výstupný zosilňovač (resp. koncový stupeň). Vlastnosti konkrétnych vybraných integrovaných zosilňovačov boli experimentálne overené pre riešené frekvenčné pásmo.

Druhá časť práce sa venovala hlavne teórii signálov a teórii ich spracovania. Cieľom bol návrh algoritmov pre moduláciu a demoduláciu signálov vo všetkých žiadaných režimoch. Počítačové modely s danými algoritmami boli vytvorené v programe Matlab a Simulink. Výstupy modelov (časové priebehy signálov a ich spektrá) sú zobrazené v práci. Ako testovacie signály boli použité harmonické signály a rámci skriptu v programe Matlab aj reálny audio signál (zvuková nahrávka). Pre správnu funkciu demodulátorov bol navrhnutý systém PLL so sekvenčným fázovým detektorom, ktorý je vhodný pre digitálnu implementáciu.

V záverečnej časti práce sa jednalo hlavne o implementáciu navrhnutých algoritmov spracovania signálov do reálneho hardwaru. Na implementáciu bola vybraná doska Genesys s obvodom FPGA Virtex-5 LX50T. Okrem značnej výkonnosti obvodu FPGA doska obsahuje kodek AC'97, ktorý je s výhodou použitý v riešenom transceiveri. Pomocou programu System Generator boli vytvorené bloky DSP vhodné pre implementáciu do FPGA (na základe predošlých simulácií v programe Simulink). Tieto bloky boli následne exportované do prostredia ISE Project Navigator, kde bol vytvorený transceiver ako celok aj s užívateľským rozhraním, ktoré zahŕňalo LCD displej, navigačný kríž, tlačidlá, spínače a LED bargraf. Pripojené boli rozhrania pre komunikáciu s A/D a D/A prevodníkmi: pre nízkofrekvenčné rozhranie bol využitý kodek AC'97, pre vysokofrekvenčné rozhranie rýchle prevodníky. Funkčný transceiver bol doplnený o vstupné resp. výstupné filtre a zosilňovače. V závere boli zmerané výstupné signály transceiveru v časovej a spektrálnej oblasti, pre určenie parametrov transceiveru v jednotlivých režimoch. Výsledkom práce je fungujúci transceiver schopný činnosti v pásme krátkych vln vo všetkých požadovaných moduláciách. Okrem základných funkcií umožňuje nastavovať niektoré parametre modulácie, hlasitosť demodulovaného signálu a má tiež možnosť aktivácie testovacieho harmonického signálu s nastaviteľným kmitočtom.

LITERATÚRA

- [1] PROKEŠ, A., Rádiové přijímače a vysílače - skriptum VUT, Brno, FEKT VUT, 2005, ISBN 80-214-2263-7.
- [2] DANĚK, K., Moderní rádiový přijímač: kniha o jeho návrhu, Praha, BEN – technická literatura, 2005, ISBN 80-7300-142-X.
- [3] ŽALUD, V., Moderní radioelektronika, Praha, BEN – technická literatura, 2004, ISBN 80-86056-47-3.
- [4] REED, J.H., Software Radio: A Modern Approach to Radio Engineering, Prentice Hall, 2002.
- [5] GESCHIEDTOVÁ, E., REZ, J., STEINBAUER, M., Měření v elektrotechnice – skriptum VUT, Brno, FEKT VUT, 2002, ISBN 80-214-1990-3.
- [6] JAN, J., Číslicová filtrace, analýza a restaurace signálu, VUTUM, 2002, ISBN 80-124-1558-4.
- [7] Texas Instruments, ADS5500 14-Bit, 125Msps Analog-to-digital converter [online] cit. 22.3.2011. Dostupné na WWW: <http://focus.ti.com/lit/ds/sbas303f/sbas303f.pdf>
- [8] Texas Instruments, DAC5687 16-bit, 500 MSPS 2x–8x interpolating dual-channel Digital-to-analog converter [online] cit. 22.3.2011. Dostupné na WWW: <http://focus.ti.com/lit/ds/symlink/dac5687.pdf>
- [9] Analog Devices, AD8369 Digitally Controlled VGA, LF to 600 MHz [online] cit. 22.3.2011. Dostupné na WWW: http://www.analog.com/static/imported-files/data_sheets/AD8369.pdf
- [10] Analog Devices, AD8368 Linear in dB VGA with AGC detector [online] cit. 22.3.2011. Dostupné na WWW: http://www.analog.com/static/imported-files/data_sheets/AD8368.pdf
- [11] Analog Devices, ADL5530 IF Gain Block, DC to 1000 MHz [online] cit. 6.4.2011. Dostupné na WWW: http://www.analog.com/static/imported-files/data_sheets/ADL5530.pdf
- [12] Mini-circuits, MAR-8A Monolithic Amplifier, DC to 1000 MHz [online] cit. 6.4.2011. Dostupné na WWW: <http://www.digchip.com/datasheets/parts/datasheet/302/MAR-8A-pdf.php>
- [13] ŠRÁMEK, P., Implementace softwarového rádia do FPGA, Diplomová práce, VUT Brno, 2009.
- [14] STEPHENS, D., Phase-Locked Loops For Wireless Communications, Kluwer Academic Publishers, 2002, ISBN 0-7923-7602-1.
- [15] Digilent Inc., Genesys™ Board Reference Manual [online] cit. 16.4.2012. Dostupné na WWW: http://www.digilentinc.com/Data/Products/GENESYS/Genesys_rm.pdf
- [16] Texas Instruments, LM4550, AC'97 Rev.2.1 Multi-Channel Audio Codec [online] cit. 30.4.2012. Dostupné na WWW: <http://www.ti.com/lit/ds/symlink/lm4550.pdf>
- [17] Analog Devices, AD6645 14-Bit, 80MSPS/105MSPS A/D Converter [online] cit. 16.4.2012. Dostupné na WWW: http://www.analog.com/static/imported-files/data_sheets/AD6645.pdf
- [18] Analog Devices, AD9764 14-Bit, 125 MSPS TxDAC® D/A Converter [online] cit. 16.4.2012. Dostupné na WWW: http://www.analog.com/static/imported-files/data_sheets/AD9764.pdf

- [19] CUZEAU, B., LCD driver for 2-lines LCD displays with controller [online] cit. 16.4.2012. Dostupné na WWW: http://read.pudn.com/downloads196/sourcecode/embed/921032/lcd_drv.vhd_.htm
- [20] FAYAZ, K., VHDL: Binary to BCD [online] cit. 16.4.2012. Dostupné na WWW: <http://fayazkadir.com/blog/?p=2439>

ZOZNAM SKRATIEK A SYMBOLOV

A/D	Analógovo-digitálny (číslícový) prevodník
AC'97	Audio Codec'97, kódér/dekodér pre audio signály
AGC	Automatic Gain Control – systém automatického vyrovnávania zisku
AM	Amplitúdová modulácia
ASIC	Application Specific Integrated Circuit – zákaznícky obvod
BCD	Binary Coded Decimal, formát kódovania celých čísiel
CIC	Cascaded Integrating Comb – filter na zmenu vzorkovacej frekvencie
CLIW	Configurable Long Instruction Word – signálový procesor s nastaviteľnou dĺžkou inštrukčného slova
CW	Continuous Waveform – telegrafická služba
D/A	Digitálne (Číslícovo) – analógový prevodník
DCM	Digital Clock Manager, hardwarová jednotka na riadenie hodinového signálu v obvode FPGA
DDFS	Direct Digital Frequency Synthesis – priama číslícová syntéza kmitočtu
DLL	Delay Lock Loop – obvod stabilizácie kmitočtu
DSP	Digitálny signálový procesor Digital Signal Processing – číslícové spracovanie signálu
EDK	Embedded Development Kit, integrovaný vývojový kit
EEPROM	Electrically Erasable Programmable Read Only Memory – elektronicky mazateľná, programovateľná pamäť ROM
FFT	Fast Fourier Transform – algoritmus rýchlej Fourierovej transformácie
FIFO	First In First Out – typ sériového registra
FIR	Finite Impulse Response – filter s konečnou impulznou odozvou
FM	Frekvenčná modulácia
FPGA	Field Programmable gate array – programovateľné logické pole
HDL	Hardware Description Language, jazyk pre popis a návrh elektrických (najčastejšie logických) obvodov

IIR	Infinite Impulse Response – filter s nekonečnou impulznou odozvou
IP	Intellectual Property, duševné vlastníctvo, označenie funkčných blokov v obvode FPGA
IP3	Intercept Point 3 – bod zahradenia pre intermodulačné zložky 3. rádu
JTAG	Joint Test Action Group, komunikačný protokol pre programovanie a testovanie logických obvodov
KV	Krátke vlny
LCD	Liquid Crystal Display, displej z tekutých kryštálov
LED	Light-Emitting Diode, dióda vyžarujúca svetlo
LNA	Low Noise Amplifier – nízkošumový zosilňovač
LSB	Lower Side Band – nižšie postranné pásmo
LUT	Lookup Table – vyhľadávacia tabuľka
MAC	Multiply and Accumulate, spôsob realizácie FIR filtru
MSPS	Million Samples Per Second – milión vzoriek za sekundu
MOPS	Million Operations Per Second – milión operácií za sekundu, jednotka výpočtového výkonu
OBW	Occupied Bandwidth – zabraná šírka pásma rádiového vysielacza
OIP3	Output IP3 – výstupný výkon bodu IP3
PAPR	Peak to Average Power Ratio – pomer špičkového a stredného výkonu
PCM	Pulse-Code Modulation, spôsob kódovania vzorkovanej hodnoty v A/D prevodníku
PEP	Peak Envelope Power – špičkový výkon
PLD	Programmable Logic Device – programovateľné hradlové pole
PLL	Phase Locked Loop – slučka fázového závesu
PWM	Pulse Width Modulation – modulácia šírky pulzu
RAM	Random Access Memory – pamäť s náhodným prístupom
RF	Radio Frequency – vysoký kmitočet
ROM	Read Only Memory – pamäť určená na čítanie
RTL	Register Transfer Logic, popis logického obvodu pomocou základných logických blokov
S/H	Sample and Hold – vzorkovací obvod
SFDR	Spurious Free Dynamic Range – dynamických rozsah bez nežiaducich zložiek
SIMD	Single Instruction Multiple Data – architektúra procesorov s paralelným spracovaním dát
SNR (S/N)	Signal to Noise Ratio – pomer výkonu signálu k výkonu šumu
SRAM	Static RAM – statická pamäť typu RAM

SSB	Single Side Band – modulácia s jedným postranným pásmom
USB	Upper Side Band – modulácia s vyšším postranným pásmom
	Universal Serial Bus – sériová komunikačná zbernica
UCF	User Constraints File – súbor užívateľských obmedzujúcich podmienok pre syntézu a implementáciu designu do obvodu FPGA
VGA	Variable Gain Amplifier – zosilňovač s nastaviteľným zosilnením
VHDC	Very High Density Cable – druh konektoru pre paralelné zernice
VHDL	Very High Speed Integrated Circuits (VHSIC) Hardware Description Language - jazyk pre popis a návrh digitálnych obvodov
VLIW	Very Long Instruction Word – architektúra procesorov s dlhým inštrukčným slovom
F_S	spektrum navzorkovaného signálu
f_{vz}	frekvencia vzorkovania
f_B	šírka pásma
f_{max}	maximálny kmitočet
f_C	kmitočet nosnej vlny
f_m	kmitočet modulačného harmonického signálu
U_C	amplitúda nosnej vlny
U_m	amplitúda modulačného harmonického signálu
U_p	napäťová úroveň postrannej zložky AM signálu
U_r	amplitúda referenčnej nosnej vlny
U_s	napäťová úroveň zložky AM signálu na frekvencii nosnej vlny
m	hlĺbka modulácie AM
t	čas
k_{FM}	kmitočtová citlivosť modulátoru FM
β	index modulácie FM
Δf	kmitočtový zdvih modulácie FM
D	delta register
f_{out}	kmitočet výstupného signálu DDS
K_d	zisk fázového detektoru
Δ	fázový inkrement
K_I	integračný člen
K_P	proporciálny člen
ζ	koefficient tlmených kmitov
ω_N	vlastná frekvencia tlmených kmitov
Δt	vzorkovacia perióda

ZOZNAM PRÍLOH

A	Schéma top-level modulu transceiveru z ISE	(v obale)
B	Skripty a modely pre simuláciu DSP	(na priloženom CD)
C	Bloky DSP z prostredia System Generator	(na priloženom CD)
D	Celkový projekt transceiveru v prostredí ISE	(na priloženom CD)
E	Datasheety dosky Genesys a použitých komponentov	(na priloženom CD)